FPGA|CPLD论坛今日: 0|主题: 11266|排名: 18

推荐主题

1 ... 63 64 65 666768 69 70 71 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


CPLD可以做秒以上级的延时吗? 2人参与	twel2e 2022-6-23 11:27	2 142	mqerew 2022-6-23 17:38
图像采集系统中色彩复原模块的FPGA实现 3人参与	House 2019-6-28 09:00	3 282	瞪郜望源_21 2022-6-23 15:55
FPGA输出四路相位差，90时钟信号。 3人参与	hfiwioq 2022-6-23 14:08	3 164	fuu65iwi 2022-6-23 15:28
基于FPGA的储存环束流轨道联锁系统设计 2人参与	Ferrya 2019-6-21 14:32	2 269	philips 2022-6-23 15:15
FPGA图解Multicycle Path时序余量计算 2人参与	Allevi 2019-6-27 14:08	2 363	雷北城 2022-6-23 14:11
三目立体视觉外极线校正及其FPGA实现方法 3人参与	House 2019-6-28 09:36	3 482	雷北城 2022-6-23 14:08
Xiinx 7系列FPGA收发器架构一：GTX/GTH收发器总体概述 2人参与	dragongfly 2022-6-23 10:18	2 141	zhi_hui_zhou 2022-6-23 13:48
Verilog中'*'号看做一个乘法器吗？ 3人参与	li205212021 2022-6-23 09:29	3 154	nocturne 2022-6-23 10:34
关于FPGA与CPLD+单片机 2人参与	Jame33 2022-6-22 15:43	2 154	Blah 2022-6-22 17:16
请教FPGA的IO口异常的问题？ 2人参与	hfiwioq 2022-6-22 14:07	2 141	R_myself 2022-6-22 15:19
无RAM的CPLD和有RAM的CPLD有什么区别？ 3人参与	lahhse 2022-6-22 11:16	3 122	kkjh 2022-6-22 14:45
Xilinx FPGA PL侧的IO资源(HP/HR/HD)介绍 2人参与	dragongfly 2022-6-22 09:22	2 288	STGing 2022-6-22 14:23
设计FPGA的接口电路时,应该怎么实现呢？ 3人参与	I_believe 2022-6-22 10:49	3 127	elephant_ 2022-6-22 13:28
CPLD利用从并SelectMAP模式加载FPGA 4人参与	itch 2022-6-21 16:27	3 408	opipo 2022-6-21 17:54
设计电梯的CPLD芯片一般用什么？ 4人参与	choose521 2022-6-21 13:12	4 107	hgaj 2022-6-21 15:27
低成本实现FPGA中的动态相位调整 2人参与	ulppknot 2019-7-1 16:10	2 366	雷北城 2022-6-21 15:11
空间太阳望远镜星载偏振图像高速处理技术 2人参与	Allevi 2019-6-29 09:00	2 370	雷北城 2022-6-21 15:10
无线电定位接收机中高速计数器的设计及其FPGA实现 2人参与	Taio 2019-7-2 13:55	2 360	雷北城 2022-6-21 15:07
FPGA是一种SOC吗? 2人参与	dream123 2022-6-21 14:05	2 142	nocturne 2022-6-21 14:56
维特比编码译码器 Viterbi译码算法 verilog代码 2人参与	dragongfly 2022-6-21 09:34	2 196	tick_tock 2022-6-21 14:27
fpga的静态时序分析是在什么时候做的？ 3人参与	nocturne 2022-6-21 11:06	3 159	whatever_ 2022-6-21 13:26
为什么要用dsp加cpld控制开关？ 2人参与	oponi 2022-6-20 14:55	2 144	mqerew 2022-6-20 16:25
多波形频域数字脉冲压缩系统的研究 2人参与	A-Lin 2019-8-16 13:47	2 322	雷北城 2022-6-20 15:34
源时钟路径和目的时钟路径延时不一致 2人参与	whatever_ 2022-6-20 13:45	2 248	duhe3hfu 2022-6-20 15:02
CPLD_JTAG接口的封装？ 3人参与	MrL1 2022-6-20 11:07	3 178	kkjh 2022-6-20 13:37

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-24 07:26 , Processed in 0.078125 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 18

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11266|排名: 18