设计FPGA的接口电路时,应该怎么实现呢？

I_believe · 发表于 2022-6-22 10:49

您需要登录才可以下载或查看，没有帐号？注册

x

设计FPGA的接口电路时，要求上升沿和下降沿时间都小于5us（空载带4m电缆），应该怎么实现呢？

duhe3hfu · 发表于 2022-6-22 13:16

主要看你的驱动电流有多大和信号频率是多少？既然你的沿小于5us应该是很慢的信号。

nocturne · 发表于 2022-6-22 13:19

对于FPGA来讲没有问题。剩下的就是看信号标准和驱动电流了。

elephant_ · 发表于 2022-6-22 13:28

因为FPGA支持的点评种类很多，不知道你需要什么样的电平？我猜你可能需要信号远传（4m电缆），我觉得用LVDS比较好一些。当然你的速度很慢用LVCMOS或者LVTTL也一样。
接口电路主要考虑电平种类，驱动大小，输出信号对于下游器件的建立、保持时间等。说白了就是看与之接口的芯片的电平与时序要求

帐号		自动登录	找回密码
密码			注册

推荐内容 /1