FPGA|CPLD论坛今日: 0|主题: 11266|排名: 13

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


VGA接口 1人参与	Zedd 2019-3-11 13:18	1 438	yxlk 2019-3-11 15:06
VHDL语言优点 1人参与	Ferrya 2019-3-9 19:41	1 474	relchhiclty 2019-3-11 15:05
资料分享：1602 1人参与	House 2019-3-11 11:05	1 361	Demyar 2019-3-11 15:05
国产FPGA取得突破中国FPGA不再受制于人 1人参与	Allevi 2019-3-11 10:50	1 747	wu68aq 2019-3-11 15:04
库语句（Library） 1人参与	Diabloa 2019-3-11 10:45	1 371	yxlk 2019-3-11 14:59
VHDL学习笔记 1人参与	Ferrya 2019-3-9 19:47	1 404	relchhiclty 2019-3-11 14:59
vhdl和verilog的区别 1人参与	Zedd 2019-3-11 10:40	1 528	Demyar 2019-3-11 14:58
FPGA论文2017年IEEE 2人参与	abdmen 2018-3-25 15:23	2 452	gaoxings 2019-3-11 14:58
包（Package） 1人参与	Diabloa 2019-3-11 10:46	1 304	wu68aq 2019-3-11 14:58
VHDL语言简介 1人参与	Ferrya 2019-3-9 19:42	1 376	helendcany 2019-3-11 14:56
VHDL入门学习-程序组成 1人参与	Ferrya 2019-3-11 11:08	1 367	fanichicl 2019-3-11 14:55
Verilog系统设计优化 1人参与	Allevi 2019-3-11 10:59	1 433	relchhiclty 2019-3-11 14:54
用VHDL语言编写十字路口交通灯 1人参与	Zedd 2019-3-11 13:16	1 394	Demyar 2019-3-11 14:53
ISE开发环境使用指南 41人参与 ...2	lonsword 2008-9-11 08:42	27 4325	gaoxings 2019-3-11 14:53
基于verilog的FPGA编程经验总结(XILINX ISE工具) 1人参与	Ferrya 2019-3-11 13:26	1 469	wu68aq 2019-3-11 14:52
GAL的基本结构 1人参与	House 2019-3-11 11:06	1 428	helendcany 2019-3-11 14:52
关于FPGA 在400M下的时序问题请教大神 1人参与	cj223356 2019-3-8 12:16	1 472	wu68aq 2019-3-8 13:35
相环的鉴相器的数学模型表示 1人参与	House 2019-3-8 11:51	1 433	helendcany 2019-3-8 13:34
用VHDL/VerilogHD语言开发PLD/FPGA的完整流程 1人参与	Allevi 2019-3-8 11:29	1 438	fanichicl 2019-3-8 13:34
大数据时代，FPGA的位置在哪里？ 3人参与	农夫山泉的良田 2018-8-23 14:51	3 380	kinidrily 2019-3-8 13:33
电源中磁性元件设计中的8个常见错误概念辨析 1人参与	Taio 2019-3-8 11:39	1 334	yxlk 2019-3-8 13:33
初学verilog必看 1人参与	A-Lin 2019-3-8 11:37	1 390	relchhiclty 2019-3-8 13:33
本人菜鸟，请教大神，xilinx的XC7A200T输出BT1120需要桥接吗？非常感谢 1人参与	shelby 2019-3-8 12:13	1 376	wu68aq 2019-3-8 13:32
VHDL语言中信号的属性函数 1人参与	Allevi 2019-3-8 11:25	1 538	fanichicl 2019-3-8 13:31
VHDL与Verilog硬件描述语言TestBench的编写 1人参与	Taio 2019-3-8 11:46	1 640	yxlk 2019-3-8 13:31