TA的每日心情 | 开心
2019-11-19 15:19 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
e4 Q8 G. ~! ~
用VHDL/VerilogHD语言开发PLD/FPGA的完整流程为：. l- m. A7 u, Z: e
8 B6 j& e: x' j, ^& U' F
1、文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VHDL文件保存为.vhd文件，Verilog文件保存为.v文件" `. r) A) j/ D6 M/ p, g! {: |
/ K7 r+ _, c. |8 L 2、功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步，只在布线完成以后，进行时序仿真）. f/ l4 `- c5 b2 [$ l& T" r
! \- \& d( E/ b9 S! \, r) c
3、逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件。
/ s! ?: H# ]6 E4 Y, V4 V) z6 ~( C( v
4、布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内
3 U! U6 o. x' r8 w1 e3 o% a2 I" O0 ~1 \$ d$ Q
5、时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序。（也叫后仿真）# h& S; ?+ C1 T: V& V1 X
0 B' k& }6 G1 N 6、编程下载：确认仿真无误后，将文件下载到芯片中 通常以上过程可以都在PLD/FPGA厂家提供的开发工具（如MAXPLUSII，FoundaTIon，ISE）中完成，但许多集成的PLD开发软件只支持VHDL/Verilog的子集，可能造成少数语法不能编译，如果采用专用HDL工具分开执行，效果会更好，否则这么多出售专用HDL开发工具的公司就没有存在的理由了。) Z A8 A; P* C- Y* D; E$ _3 P ~/ v
|
|
/1 
发表于 2019-3-8 11:29
收藏
淘帖
支持！
反对！