|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
' g i6 {, {; G. v9 w* c' i: j: eFPGA是spartan6
* Y" C- h, ~ Q' v+ ] p+ Z2 s简单的累加,用modesim后仿真,为什么在109220ps的时候会出现一小段cnt=3的情况,理论上应该从1变到2才对;代码如下 时钟400M: d) h# n& x4 b
reg [3:0]cnt;
8 \% l$ o2 o, Y, Zalways@(posedge clk_100m or negedge rst_n)# u+ v' Z: K+ I7 v- j, p# J
begin; a6 M/ t5 Z! F! x. L, z5 \
if(!rst_n)begin
3 K# F' J' D+ H( J8 K% G2 Y. z cnt <= 4'd0;
4 H" X) y o1 |& s. j data_out <= 4'd0;
; n9 t% C* ]4 @ [end
6 Y$ Y; ]" p8 |else begin
; t7 t% E. G2 ~! p" |; Q; s if(cnt < 4'd10)
7 m; f" p e0 b' `) g3 z: X cnt <= cnt + 1'b1;3 w' T Y' u5 g$ _# K8 G& n% [; A! C
else : {7 N* E3 x# N- v5 u) L
cnt <= cnt;5 c9 `1 a3 e1 x4 U" P2 `+ }- \
end
* x4 i" K3 c3 W6 @ O! Y* Y8 Qend! B8 c" g, |$ b! Q/ s9 _
|
|