找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 12 

推荐主题

问一下,怎么去控制qsys搭建的SDRAM这个ip核 2人参与 attachment littlestupid 2019-10-15 16:51 2 189 relchhiclty 2019-10-15 18:56
关于alterra 公司Arria10系列万兆网程序移植的问题,请设计过万兆网的大侠指点 2人参与 Touuqu 2019-10-15 17:11 2 200 kinidrily 2019-10-15 18:52
FPGA初级课程第八讲 按键计数(加一或者减一) 4人参与 attachment Allevi 2018-12-5 07:00 4 343 Yqiuqiu 2019-10-15 17:17
当用BGA的FPGA时,在写程序锁定管脚时,需要一个一个管脚对应AD软件定义,很麻烦,... 1人参与 kaiden 2019-10-12 19:05 1 151 xixihahaheihei 2019-10-14 19:04
FPGA怎么把50Hz的信号,倍频到25.6K输出,并跟随50HZ的变化而变化 3人参与 uaidenp 2019-10-14 17:27 3 246 relchhiclty 2019-10-14 19:01
opencores的注册问题,有偿。 1人参与 新人帖 fpga_can 2019-9-9 10:56 1 1485 xixihahaheihei 2019-10-14 19:00
FPGA/SOPC的预测控制器设计与实现 1人参与 attachment Allevi 2019-10-14 09:58 1 174 yxlk 2019-10-14 18:59
ad9528上电后out13没有输出VCxo频率 1人参与 smileqq 2019-10-14 17:33 1 228 relchhiclty 2019-10-14 18:57
modelsim启动时闪退,怎么解决,昨天好的,今天又不行了,第二次出现这个情况了。... 1人参与 attach_img cpupygu 2019-10-14 17:31 1 224 xixihahaheihei 2019-10-14 18:57
ARM+FPGA的实时数据采集系统设计 4人参与 attachment Allevi 2019-9-18 09:14 4 219 zhang294yan 2019-10-14 18:17
学习altera的cyclone V的soc开发板,请教大神几个问题。 1人参与 tobias 2019-10-14 11:23 1 223 Demyar 2019-10-14 18:11
调用ddr2 ip核时的两个问题。 1人参与 kaiden 2019-10-14 11:26 1 307 kaiden 2019-10-14 18:09
XC6SLX45 隔离输入时钟失锁不恢复怎么办? 1人参与 attach_img hpucq 2019-10-14 16:57 1 220 Demyar 2019-10-14 18:06
altera PLL仿真输出的问题请教大神。 1人参与 pegngf 2019-10-14 17:02 1 153 Colbie 2019-10-14 18:04
FPGA和DSP的图像多功能卡的设计与实现 3人参与 attachment Zedd 2019-9-25 07:00 3 225 黑魔力 2019-10-14 14:57
气象雷达信号处理器的详细资料 1人参与 新人帖 attachment xiaoweihuacom 2019-9-9 10:09 1 262 relchhiclty 2019-10-12 21:53
ADC0809CCN绝对最大额定值及相关特性介绍 1人参与 attach_img 花花lovely 2019-9-12 16:55 1 361 xixihahaheihei 2019-10-12 21:52
RS编码器的FPGA设计和实现 1人参与 attachment Allevi 2019-9-18 09:12 1 211 relchhiclty 2019-10-12 21:51
FPGA内RS编码器的3种算法实现 1人参与 attachment Colbie 2019-9-18 09:10 1 172 xixihahaheihei 2019-10-12 21:50
一种FPGA的可编程逻辑单元的全覆盖测试方法 1人参与 attachment Allevi 2019-10-12 09:32 1 137 kinidrily 2019-10-12 21:49
AP6507管脚分配 1人参与 attach_img 花花lovely 2019-10-12 17:01 1 408 xixihahaheihei 2019-10-12 21:48
Verilog 之 flipflop、latch和register的区别 2人参与 pulbieup 2019-9-18 13:45 2 462 yxlk 2019-10-12 21:48
基于多种EDA工具的FPGA设计流程 1人参与 attachment Allevi 2019-10-12 07:00 1 260 kinidrily 2019-10-12 21:46
zynq中Video On-Screen Display这个IP如何使用? 1人参与 attach_img smileqq 2019-10-12 16:07 1 651 kinidrily 2019-10-12 18:46
opencores的注册问题 1人参与 uaidenp 2019-10-12 16:05 1 806 xixihahaheihei 2019-10-12 18:45
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 10:02 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块