本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › RS编码器的FPGA设计和实现
返回列表 发新帖
查看: 211|回复: 1
打印 上一主题 下一主题

RS编码器的FPGA设计和实现

[复制链接]
Allevi
  • TA的每日心情
    开心
    2019-11-19 15:19

    • 签到天数: 1 天

    [LV.1]初来乍到
    跳转到指定楼层
    1#
    发表于 2019-9-18 09:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录！

    您需要 登录 才可以下载或查看，没有帐号？注册

    x
    RS编码器的FPGA设计和实现
    $ s# a" c7 X8 D" L$ \  C
    - T0 w: O$ z6 h8 Y8 T& h  {0 d+ {' a

    % v' c* J  _  E# }RS码是一种线性分组循环码,具有极强的随机错误和突发错误纠正能力。基于有限域乘法算法,设计了一种RS(128,124)编码器,同时给出了编码器的仿真结果,并进行了FPGA硬件仿真验证。
    5 l2 k7 z& T( n1 z5 l' b3 G( V
    游客，如果您要查看本帖隐藏内容请回复
    6 v6 M1 {. @* `6 [; Q

    下载资料威望不够？点击查看获取威望的N种方法>>
    回复

    举报

    EDA365微信号及QQ群号！
    返回列表 发新帖
    高级模式
    B Color Image Link Quote Code Smilies
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-19 11:52 , Processed in 0.125000 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表