找回密码
 注册
关于网站域名变更的通知
查看: 246|回复: 3
打印 上一主题 下一主题

FPGA怎么把50Hz的信号,倍频到25.6K输出,并跟随50HZ的变化而变化

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-10-14 17:27 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA怎么把50Hz的信号,倍频到25.6K输出,并跟随50HZ的变化而变化
/ o$ v: Q( I7 X5 B! V8 l; i# P就是倍频512倍,有没有代码参考一下
- q! Y+ h2 {( M, e. c

该用户从未签到

2#
发表于 2019-10-14 18:56 | 只看该作者
不是可以直接生成倍频IP核吗

该用户从未签到

3#
发表于 2019-10-14 18:58 | 只看该作者
用PLL试试,我没用过这么高的倍数

该用户从未签到

4#
发表于 2019-10-14 19:01 | 只看该作者
0 举例可以用一个1MHz的信号对50Hz输入信号进行采样,然后将采样点数除以512,就可以得出倍频后也就是25.6KHz信号的采样点数,然后根据这个频率字设置信号发生器的输出频率了,不过不知道你有没有做过简易的信号发生器/ ~6 w7 \- A. k1 J; k! e+ T, w, ~# Y
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 21:17 , Processed in 0.109375 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表