FPGA|CPLD论坛今日: 0|主题: 11266|排名: 12

1 ... 219 220 221 222223224 225 226 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


【FPGA-xilinx】ise中已知.v文件，怎样可以查看其ip核具体设置 1人参与	新青年lc 2019-10-6 15:21	1 299	xixihahaheihei 2019-10-10 21:56
FPGA平台的IC原型验证技术研究 1人参与	Diabloa 2019-9-30 09:36	1 178	yxlk 2019-10-10 21:56
vivado的价格问题 1人参与	jinyi7016 2019-10-8 09:55	1 345	xixihahaheihei 2019-10-10 21:55
系统级FPGA/CPLD的SoPC嵌入式开发研究 1人参与	Zedd 2019-10-8 10:02	1 158	relchhiclty 2019-10-10 21:54
基于FPGA的多核嵌入式系统研究 1人参与	Zedd 2019-10-8 10:04	1 141	yxlk 2019-10-10 21:53
ARM与FPGA的嵌入式数控系统设计 1人参与	Allevi 2019-10-10 09:00	1 162	kinidrily 2019-10-10 21:53
labview fpga的例子一直显示配置项不存在或者报各种错 1人参与	ubeautqq 2019-10-8 16:18	1 213	xixihahaheihei 2019-10-10 21:52
请问怎样用Verilog语言编写量子算法 1人参与	greensmile 2019-10-10 18:16	1 118	xixihahaheihei 2019-10-10 21:51
用modelsim仿真UART串口，并没有输出，不知道什么原因 1人参与	Uqzalq 2019-10-10 18:17	1 263	relchhiclty 2019-10-10 21:51
FPGA嵌入式系统的研究与应用 1人参与	Allevi 2019-10-10 09:00	1 149	yxlk 2019-10-10 21:26
LTE链路中Turbo编译码原理及FPGA实现 1人参与	Zedd 2019-10-10 10:11	1 212	relchhiclty 2019-10-10 21:24
FPGA与ARM的智能合并单元设计 1人参与	Ferrya 2019-10-10 09:50	1 151	yxlk 2019-10-10 21:24
FPGA的静电测向系统 1人参与	Taio 2019-10-10 09:53	1 217	relchhiclty 2019-10-10 21:24
FPGA的光伏发电系统暂态实时仿真 1人参与	Ferrya 2019-10-10 09:51	1 157	yxlk 2019-10-10 21:23
FPGA的模块化设计方法 1人参与	Taio 2019-10-10 09:55	1 175	relchhiclty 2019-10-10 21:22
在vivado里面仿真时出现这个是什么原因 1人参与	uiabluqp 2019-10-10 18:14	1 294	kinidrily 2019-10-10 21:21
fpga刚入行，就想问问大家都说要时序约束，到底根据什么去做约束？ 1人参与	henri 2019-10-10 14:29	1 174	Allevi 2019-10-10 19:31
FPGA的通信问题。 2人参与	zophim 2019-10-10 14:33	2 218	Allevi 2019-10-10 19:30
请教FPGA是用Nios ii嵌入式好还是直接用verilog编写好？感谢！ 5人参与	needham 2019-10-10 14:39	5 251	fanichicl 2019-10-10 19:29
请问xilinx ZYNQ7010的以太网PS部分与软件中断能同时使用吗？ 1人参与	onesimus 2019-10-10 14:42	1 219	helendcany 2019-10-10 19:27
谢谢大佬帮助，新手请教，这个代码写成这样是根据什么语法呢？ 2人参与	阳关归雁客 2019-9-30 09:37	2 201	阳关归雁客 2019-10-10 11:36
DSP通过EMIF与FPGA相连，具体接线是怎么样的啊？ 3人参与	beachsun 2019-10-9 18:53	3 253	中关村彭于晏 2019-10-10 10:00
请教大神两个问题。 3人参与	canpcbpp 2019-10-8 14:55	3 208	中关村彭于晏 2019-10-10 09:51
用FPGA 控制 NOR FLASH请教大神。 2人参与	pegngf 2019-10-9 15:45	2 297	helendcany 2019-10-9 19:54
使用fifoIP之后都会产生这样的警告，现在希望消除它们，即使它们不影响性能。 2人参与	rongunac 2019-10-9 15:50	2 618	Demyar 2019-10-9 19:52