FPGA|CPLD论坛今日: 0|主题: 11266|排名: 23

推荐主题

1 ... 85 86 87 888990 91 92 93 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


产生一个时序时长为0.1s的脉冲，有没有什么实现思路呢？ 3人参与	peerless2021 2022-3-14 09:24	4 179	cindy01 2022-3-18 14:22
fpga高速接口有哪些lvds 3人参与	MrL1 2022-3-18 09:57	3 296	oewqe 2022-3-18 13:39
VCS_Lab_Guide.pdf 21人参与 ...2	House 2019-2-25 08:30	22 2276	mm364724408 2022-3-18 10:06
FPGA的管脚绑定 2人参与	itch 2022-3-17 13:30	2 220	rergr 2022-3-17 15:23
485接口性能怎么提升 4人参与	dream123 2022-3-17 11:21	4 251	purpose_857 2022-3-17 13:59
关于verilog代码在FPGA上实现的问题 3人参与	choose521 2022-3-17 09:58	3 183	dsgh 2022-3-17 13:19
数字集成电路设计 -- 简单实现除法器的verilog 2人参与	uperrua 2019-8-12 15:26	2 868	whywhy10 2022-3-17 10:21
请问谁有spyglass的gui操作文档？脚本输出结果的应该看哪个report呢？ 3人参与	someone 2022-3-17 09:24	3 254	elephant_ 2022-3-17 10:19
cpld与fpga工作原理 2人参与	oponi 2022-3-16 14:38	2 184	Blah 2022-3-16 15:32
问一个控制电路通断的电路,用三极管或场效应管实现 4人参与	we_happiness 2022-3-16 13:29	4 201	unfaithful2021 2022-3-16 14:32
FPGA如何写入程序 3人参与	MrL1 2022-3-16 10:03	3 240	rergr 2022-3-16 14:15
为什么DC综合后的时序报告会有这么多的warning，应该怎么改脚本 3人参与	peerless2021 2022-3-16 09:41	3 474	fuu65iwi 2022-3-16 13:16
同步双端口sram同时对一个地址读写 3人参与	purpose_857 2022-3-15 13:32	3 219	whatever_ 2022-3-15 15:14
VHDL中的例化元件和FPGA是什么意思呀？ 4人参与	itch 2022-3-15 13:56	4 311	oewqe 2022-3-15 15:10
普通FPGA和带arm核心的FPGA有什么区别，arm能提供什么优势 3人参与	choose521 2022-3-15 10:13	3 164	opipo 2022-3-15 13:36
fifo输出的data_valid控制信号，作为下游模块的输入时 3人参与	li205212021 2022-3-15 09:31	3 211	qian211111 2022-3-15 10:28
基于Verilog的一种高效验证平台的研究及应用 3人参与	A-Lin 2019-7-5 09:00	3 273	swjwxr 2022-3-14 19:42
Quartus II 入门操作（下） 5人参与	pulbieup 2019-7-30 16:08	6 427	swjwxr 2022-3-14 19:40
请问FPGA如何与DSP混合使用啊？ 2人参与	oponi 2022-3-14 15:06	2 143	mqerew 2022-3-14 15:58
怎样看电路综合出来的最大时钟频率 2人参与	we_happiness 2022-3-14 13:16	2 386	duhe3hfu 2022-3-14 14:15
求配置FPGA时读取bit文件并把配置数据写入到FPGA中的详细过程 3人参与	MrL1 2022-3-14 10:12	3 267	rergr 2022-3-14 13:44
FPGA入门教程—详尽的基础知识 157人参与 ...2 3 4 5 6..12	龙凤呈祥 2015-10-5 16:59	171 16801	qwerqwe 2022-3-14 11:12
A律语音压缩编解码器的FPGA实现 7人参与	House 2019-6-24 09:00	7 608	159753258456 2022-3-11 23:27
如何实现用网口给FPGA加载BIT？ 2人参与	elephant_ 2022-3-11 14:21	2 163	lrene 2022-3-11 18:18
fpga设计输入最经常有哪几种输入模式 2人参与	itch 2022-3-11 13:44	2 171	ESCAPE 2022-3-11 15:39

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 05:43 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 23

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11266|排名: 23