找回密码
 注册
关于网站域名变更的通知
查看: 267|回复: 3
打印 上一主题 下一主题

求配置FPGA时 读取bit文件并把配置数据写入到FPGA中的详细过程

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2022-3-14 10:12 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
求配置FPGA时 读取bit文件并把配置数据写入到FPGA中的详细过程
0 W) `7 S2 @% ^' {6 t

该用户从未签到

2#
发表于 2022-3-14 10:51 | 只看该作者
FPGA 生成的bit文件,就是一个Hex文件,你只需要按照器件推荐的时序要求写入FPGA即可。这部分的详细说明见使用器件配置说明哪个章节。, n4 E1 t  n/ |( P
其实,以Altera器件的PS模式为例,在datasheet上可以看到,将Program管脚拉低,然后等待FPGA的nStatus信号从低到高后,等待一段时间后开始送CLK和DATA0,待bit文件中数据送完,在保持一段时间CLK,等待DONE信号变高即可完成配置。 具体时序要求见文档,这里不再详细说明。) \. d9 a6 O; d7 U% P
由于你的问题很模糊,我的理解,就是你想自己做一个下载FPGA的程序(如CPU配置FPGA),给出的这一个例子可以参考,如果使用Xilinx或Lattice的器件,配置方式略有差异,主要还是HEX文件的问题,datasheet上对于这部分的描述相对详细,建议你看看。5 i- G4 n6 {* t. }$ M* M4 v

该用户从未签到

3#
发表于 2022-3-14 13:15 | 只看该作者
你在综合编译时,会产生配置文件,你只需吧配置文件下载到FPGA就行了,配置数据就会写入到FPGA或其配置芯片中。至于怎么写进去的,它有一定的时序,你不用管。4 Q+ f! e# s/ f: s; f) B

该用户从未签到

4#
发表于 2022-3-14 13:44 | 只看该作者
来看看别人是怎么说的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 17:12 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表