A律语音压缩编解码器的FPGA实现

House

A律语音压缩编解码器的FPGA实现

0 L0 s0 }$ V: c6 M+ O阐述了A律13折线非线性量化编/解码算法原理,利用Verilog HDL语言在QUARTus II软件平台上给出顶层原理图、仿真结果和编/解码部分的关键代码,编/解码器通过现场可编程门阵列(FPGA)下载验证,实现了语音信号的实时传输;实现的过程中利用逐次比较型算法的特点进行了更好的优化和简化,使应用具有更好的可靠性和实时性。

游客，如果您要查看本帖隐藏内容请回复

Ryanapp

看看~

咯咯笑

最近在学习这东西，感谢分享
1 h0 l/ y' Q7 y2 T- F

klaus

向楼主学习，感谢分享

asd123456789

啵啵啵啵啵啵啵啵啵啵啵啵啵啵啵啵啵啵不

雷北城

感谢楼主分享，学习了！

milise

感谢！一直不会，找好久了。
6 A+ }# r( z1 }' l- Y7 @

159753258456

看看