找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 31 

推荐主题

程序问题分析解决方案分享 1人参与 Taio 2019-6-4 07:00 1 305 helendcany 2019-6-4 17:37
verilog写顶层文件时出现错以下错误,该如何解决呢? 1人参与 loveeatmore 2019-6-4 17:32 1 665 Demyar 2019-6-4 17:36
5.FPGA时序优化方法 1人参与 attachment Allevi 2019-6-4 13:30 1 160 fanichicl 2019-6-4 17:35
Verilog HDL语句 可综合经验  1人参与 Allevi 2019-6-4 09:40 1 210 kinidrily 2019-6-4 17:35
3.FPGA异步电路处理方法 1人参与 attachment Allevi 2019-6-4 09:44 1 189 relchhiclty 2019-6-4 17:34
有谁知道如何快速学习FPGA 1人参与 felton 2019-6-4 10:19 1 251 wu68aq 2019-6-4 17:33
如何用数字IC/FPGA实现算法 1人参与 attachment A-Lin 2019-6-4 09:53 1 259 helendcany 2019-6-4 17:33
不知道硬件工程师有必要学FPGA吗?如果往高级方向发展的话。 1人参与 sunygd 2019-6-4 09:56 1 226 gaoxings 2019-6-4 17:32
FPGA设计入门学习(基本概念认识) 1人参与 A-Lin 2019-6-4 09:00 1 373 fanichicl 2019-6-4 17:32
2.FPGA静态时序分析 1人参与 attachment Allevi 2019-6-4 09:43 1 159 kinidrily 2019-6-4 17:31
Tcl与Design Compiler ——其他的时序约束选项(下) 1人参与 attachment uperrua 2019-6-4 14:53 1 321 yxlk 2019-6-4 17:31
PLL、DLL、DCM区别及应用(四) 1人参与 attachment uqHZau 2019-6-4 16:28 1 369 helendcany 2019-6-4 17:27
6.FPGA复杂逻辑设计 1人参与 attachment Allevi 2019-6-4 13:31 1 157 Demyar 2019-6-4 17:27
FPGA正弦信号发生器 1人参与 attachment A-Lin 2019-6-4 09:46 1 155 fanichicl 2019-6-4 17:26
请教大神,FPGA怎么实现灰度积分投影,怎么用verilog hdl去写灰度积分投影求极值的... 1人参与 Mhza 2019-6-4 09:58 1 263 wu68aq 2019-6-4 17:25
Tcl与Design Compiler ——其他的时序约束选项(中) 1人参与 attachment uperrua 2019-6-4 14:50 1 267 helendcany 2019-6-4 17:25
4.FPGA时序约束方法 1人参与 attachment Allevi 2019-6-4 13:30 1 151 relchhiclty 2019-6-4 17:22
PLL、DLL、DCM区别及应用(五)(上) 1人参与 attachment uqHZau 2019-6-4 16:32 1 243 helendcany 2019-6-4 17:18
PLL、DLL、DCM区别及应用(三) 2人参与 attachment uqHZau 2019-6-4 13:58 2 366 wu6886 2019-6-4 15:15
做FPGA的出路在哪里 1人参与 attachment A-Lin 2019-6-4 07:00 1 235 whb565938 2019-6-4 08:54
FPGA设计需注意的方方面面 1人参与 attachment A-Lin 2019-6-4 07:30 1 223 蚂蚁乱舞 2019-6-4 08:41
用FPGA模拟i2c读写24c64,读出来的数据为什么总是ffff?是时序有问题吗? 2人参与 littlestupid 2019-6-3 16:56 2 401 淡定哥 2019-6-3 18:09
FPGA温度计microblaze软核??? 1人参与 loveeatmore 2019-6-3 16:50 1 237 Demyar 2019-6-3 17:12
FPGA ------- 时钟域问题简介 1人参与 attach_img mytomorrow 2019-6-3 11:38 1 180 helendcany 2019-6-3 17:11
流水灯代码分享 1人参与 Allevi 2019-6-3 09:00 1 230 gaoxings 2019-6-3 17:10
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 07:48 , Processed in 0.109375 second(s), 14 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块