找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 5 |主题: 11266|排名: 31 

推荐主题

基于FPGA+的任意小数分频器的设计 1人参与 attachment Taio 2019-6-9 09:00 1 308 kinidrily 2019-6-10 16:27
FPGA ------- 门控时钟专题(二) 1人参与 attach_img mytomorrow 2019-6-10 10:31 1 316 relchhiclty 2019-6-10 16:27
基于FPGA的H DB3编译码 1人参与 attachment Allevi 2019-6-9 19:30 1 203 yxlk 2019-6-10 16:26
FPGA例程包14例资料 1人参与 attachment Diabloa 2019-6-7 09:00 1 213 wu68aq 2019-6-10 16:26
FPGA ------- 状态机的组成六要素 1人参与 attach_img thinkfunny 2019-6-10 10:37 1 257 kinidrily 2019-6-10 16:23
关于FPGA直接读取SD卡扇区数据 1人参与 attachment A-Lin 2019-6-10 10:48 1 458 yxlk 2019-6-10 16:22
有大神有EMMC的Verilog程序吗?想看看,非常感谢! 1人参与 sunygd 2019-6-10 10:53 1 350 wu68aq 2019-6-10 16:22
FPGA ------- 组合逻辑中的竞争与险象问题(一) 1人参与 attach_img uperrua 2019-6-10 10:01 1 293 helendcany 2019-6-10 16:22
Altera FPGA 开发过程中sof、pof、jic文件的区别(1) 2人参与 attach_img pulbieup 2019-6-10 10:12 2 654 cj66952695 2019-6-10 16:20
基于FPGA的多种分频设计与实现 1人参与 attachment Taio 2019-6-10 10:34 1 180 kinidrily 2019-6-10 15:59
fpga全局时序约束 9人参与 新人帖 attachment wangsuiyun2010 2012-9-6 10:35 12 1420 relchhiclty 2019-6-10 15:58
关于FPGA的VGA模块逻辑问题??? 1人参与 新人帖 attach_img jiulquq 2019-6-10 15:25 1 322 yxlk 2019-6-10 15:58
Altera FPGA 开发过程中sof、pof、jic文件的区别(3) 1人参与 attach_img pulbieup 2019-6-10 10:18 1 537 wu68aq 2019-6-10 15:58
FPGA ------- 门控时钟专题(一) 1人参与 mytomorrow 2019-6-10 10:25 1 249 helendcany 2019-6-10 15:57
Altera FPGA 开发过程中sof、pof、jic文件的区别(2) 1人参与 attach_img pulbieup 2019-6-10 10:15 1 304 gaoxings 2019-6-10 15:51
FPGA设计的四种常用思想与技巧 1人参与 attachment A-Lin 2019-6-10 10:46 1 213 Demyar 2019-6-10 15:50
FPGA ------- 状态机的工作四要素 1人参与 thinkfunny 2019-6-10 10:40 1 224 fanichicl 2019-6-10 15:47
我也有一个emmc的问题 1人参与 cj223356 2019-6-10 10:59 1 287 wu68aq 2019-6-10 15:45
FPGA ------- 组合逻辑中的竞争与险象问题(四)之静态险象 1人参与 attach_img uperrua 2019-6-10 13:58 1 356 gaoxings 2019-6-10 15:44
FPGA ------- FIR 滤波器的对称性(Filter Symmetry) 1人参与 attach_img mytomorrow 2019-6-10 11:36 1 633 fanichicl 2019-6-10 15:43
FPGA烧了怎么办? 1人参与 henri 2019-6-10 11:16 1 264 kinidrily 2019-6-10 15:43
关于stm32串行模拟fpga的步骤问题??? 1人参与 uelophim 2019-6-10 15:10 1 294 helendcany 2019-6-10 15:39
altera FPGA/CPLD高级篇 1人参与 attachment Ferrya 2019-6-10 14:05 1 222 gaoxings 2019-6-10 15:39
FPGA ------- 组合逻辑中的竞争与险象问题(三) 1人参与 uperrua 2019-6-10 13:51 1 200 fanichicl 2019-6-10 15:38
FPGA ------- 组合逻辑中的竞争与险象问题(二) 1人参与 attach_img uperrua 2019-6-10 11:35 1 208 relchhiclty 2019-6-10 15:36
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 23:02 , Processed in 0.203125 second(s), 57 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块