FPGA ------- 组合逻辑中的竞争与险象问题（三）

uperrua

上篇博文：组合逻辑中的竞争与险象问题（二）讲了半开关的相关知识，更确切的说是竞争的根源问题。这篇博文将险象问题。


& ^- I  a" g0 S* A险象的定义
9 I' ?1 b" r. k8 m4 v1 d

$ D$ d& C4 U9 S3 u有竞争引起的非预期行为就叫做险象。

! ]) K. p0 {1 w8 W8 ~( i% Z% X& t
+ E% ^; E9 n7 r2 R; R可见，竞争是险象的前提。但是竞争就一前提的存在，并不一定会引起险象，什么样的竞争会引起险象呢？

9 F' ]' O7 |! ^. O1 \) V/ r
下面对此进行分析：
- n: q  o* ?8 R+ L/ }
6 _0 {( o. p3 w5 X1 N
半开关是竞争产生的根源因此要找到竞争与险象的关系，只需要仔细分析一下与门半开关和或门半开关到底在什么情况下会出现非预期的行为即可。
" v6 y) L9 c& U2 ^. a& z( M
9 f- e6 E& y% B) e/ z: `" o' R
* m- c: m1 n: P1 O现假设某半开关的所有端口都直接或间接的与组合逻辑的输入端口A相关，那么，从逻辑上来说，这个与（或）门的M个输入不是与A相连就是与相连，此时若A发生变化时，相当于该与门的M个输入分别取反，只不过由于路径延迟导致取反效果的时间不同罢了，因此可以分为下面三种情况讨论。


（1）M个输入全部由0变为1

  n9 m0 c" _$ t& \+ b3 P

游客，如果您要查看本帖隐藏内容请回复

5 Q* O: P. ]( ]1 f. K6 b( {3 h% a

6 \: `4 |' a1 J1 |5 A( z. }

fanichicl

看看什么是险象