FPGA ------- 组合逻辑中的竞争与险象问题（二）

uperrua

竞争与险象的讨论前提


当多个输入发生变化时，由于变化时刻以及延迟的影响，组合逻辑的输出中必然存在着不稳定态。但是通过上篇博文的分析：组合逻辑中的竞争与险象问题（一），我们发现即使仅有一个输入发生变化时，组合逻辑的输出仍可能存在问题，这便是组合逻辑中存在的最大隐患：竞争与险象。
, O& Q3 E# I+ n4 m0 U2 u! t

- L3 E7 Q/ q) x, O% A% c% b  m8 s+ W什么是竞争？

" d. I% P' A( X
4 |! m: _- L6 M+ ~) O7 p& w$ |: h

游客，如果您要查看本帖隐藏内容请回复

5 g% Z+ ]- \- |7 u$ V2 B

relchhiclty

申请查阅