|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
目录
% ~9 c3 d' O, ^+ x8 C+ h4 g, V
7 U3 _& w* Z9 R4 W/ I5 U
门控时钟定义？
- z3 r; Z3 b u: z
* W9 V% G# E' Q# ` b) W6 ?, W6 J. w/ S) {3 m; G0 s
到底要不要使用门控时钟？6 Y& U2 E7 |9 V: ^
0 j9 G* @8 {) Z3 B" ^
. o5 b; |, @7 _/ |) }. g门控时钟降低功耗的原理？
& t( j3 b& Z! a+ k4 \/ G
) E( z8 ]4 C- S, t |" K; U- G5 ^: ]& a) `
门控时钟设计原理？ I8 |( a! b9 o3 {
" _! r- S f8 F
% I4 u5 q. h, L' [$ E4 s
参考文献：
5 q4 A" R& S! M6 g3 \8 C+ I4 j. ?2 D5 |% }; O% k" d
% ?2 t* ~+ {" U* T* W" g+ j* }7 Y! r% g+ u, a
0 _ A7 r# i0 ]- E& y
* @5 y- ^7 B& _4 ?+ h a! _! W
* u" e" S$ M. g
' Z7 F6 T! D: E0 z! j f& b. o4 t9 \ Q* R- b. P( D
5 ]- z; m' h9 l2 D6 _6 h
门控时钟设计原理？
4 F8 b" \' V% }; ^) S6 Z# P, [" J1 A: g9 Q
: ^0 Z7 F7 ~8 m, A3 Y# h9 p如下图1，是一个适合用门控时钟设计的电路，该电路在使能信号有效时，在时钟有效沿到来时，输出等于输入；当使能信号无效时，输出不变，这时随着时钟信号的翻转，电路中存在这冗余的开关动作，消耗额外的功率。- r& \' ~ Q( G1 x' d
# }( j2 p2 Y2 s0 a. b
7 i6 `3 s; l& I$ `: h! S& k e9 t1 j$ t8 c7 G; \0 k6 M9 O
& b* z* N- C4 G: X. c
( r9 h& u J w$ y/ L
* B) J1 U0 W; G2 {, l1 `0 V + ?( s" P' s, U
# X) ~+ [4 L- p9 t1 x0 k$ Z! q$ ?5 H7 Q/ N* Q
参考文献？. X- w% J0 ~, t: J2 q' g
& {/ o& C6 W$ u9 _7 ~7 G; B: W
3 O+ }1 u3 `7 l9 `3 R* C6 W+ eFPGA深度解析
! {: S# T4 T7 ^+ d; a
s; \$ @3 k, w" Y! x9 X
( D( x7 i! k/ R+ eFPGA之道% E5 c' c8 u$ c x! D$ W
/ f+ e, c1 }4 }; I
4 h5 y. e: U7 z u F' z; D( C5 z
高性能FPGA系统——时序设计与分析- V1 ^0 b& U4 T: _7 h
/ l) j' B" L0 }( E! W! L
1 N" i* m' g$ O' Q9 E1 Q% X门控时钟的低功耗设计技术
9 h3 f! Q2 [9 ^" A
7 {6 @5 ?) n8 D& h+ U* T$ `1 c* H3 ^" p; @2 ]) b
数字设计中的时钟与约束/ ]$ F1 @9 Q$ w# A" ?# s( X
, o3 K. Z% o, `3 I
9 c. n5 H! F3 P
时钟简介/ ]# E0 i5 m8 z3 Z
+ y+ L5 `, E$ [" n
" @1 Y7 g. H$ p1 U. f9 p& z& Q% G5 U/ g) \
8 N" E2 H6 t! T% L6 v+ N8 D
3 b8 t9 p3 r" [* z [
2 ^ \& b7 N* J5 W1 z+ U7 \* a( D! ^4 k* a
|
|
/1 
发表于 2019-6-10 10:31
收藏
淘帖
支持！
反对！