找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 31 

推荐主题

不知道主流CPU进行32位/32位除法运算一般是多少周期完成? 1人参与 Mhza 2019-6-14 11:34 1 188 wu68aq 2019-6-14 16:28
雷达视频回波信号记录与回放系统设计 1人参与 attachment Ferrya 2019-6-14 10:08 1 225 gaoxings 2019-6-14 16:27
一种CORDIC协处理器核的设计与实现 1人参与 attachment Taio 2019-6-14 09:00 1 286 Demyar 2019-6-14 16:27
Xilinx-7Series-FPGA高速收发器之TX发送端介绍(3) 1人参与 attach_img pulbieup 2019-6-14 09:00 1 320 kinidrily 2019-6-14 16:27
ov7670开发资料包 1人参与 attachment Taio 2019-6-14 07:00 1 213 relchhiclty 2019-6-14 16:27
PDCP中EEA_EIA在FPGA上的实现 1人参与 attachment Ferrya 2019-6-14 09:57 1 315 kinidrily 2019-6-14 16:04
FPGA ------- FIR 滤波器之Single-rate 的系数数据(Filter Coefficient Data) 1人参与 attach_img mytomorrow 2019-6-14 11:06 1 400 relchhiclty 2019-6-14 16:04
各种主板芯片组块图 19人参与 attachment guang 2010-1-21 23:26 9 1366 yxlk 2019-6-14 16:04
FPGA 之构建3*3矩阵实现每一列求和 1人参与 attach_img uperrua 2019-6-14 15:15 1 376 wu68aq 2019-6-14 16:03
有关Xilinx-FPGA的DNA的使用场景和读取方法 1人参与 attach_img pulbieup 2019-6-14 13:47 1 553 helendcany 2019-6-14 16:03
FPGA知识图谱 12人参与 attach_img mytomorrow 2019-6-6 14:08 12 526 suiwinder 2019-6-14 15:53
基于FPGA的DDS基本信号发生器的设计 1人参与 attachment House 2019-6-14 09:46 1 233 gaoxings 2019-6-14 15:48
请教大神,ACTEL的FPGA开发环境如何搭建? 1人参与 sunygd 2019-6-14 11:29 1 317 Demyar 2019-6-14 15:48
我有个源码,开头有个timescale,而我只是想要把这个module综合出来。不用仿真。... 1人参与 cj223356 2019-6-14 12:30 1 305 fanichicl 2019-6-14 15:47
状态机的描述方法之实际案例:两段式描述方法 1人参与 attach_img ulppknot 2019-6-14 13:20 1 218 helendcany 2019-6-14 15:46
FPGA ------- 流水线学习笔记 1人参与 attach_img thinkfunny 2019-6-14 13:54 1 364 gaoxings 2019-6-14 15:46
FPGA ------- FIR 滤波器之半带抽取器(Half-band Decimator) 1人参与 attach_img mytomorrow 2019-6-14 10:45 1 435 fanichicl 2019-6-14 15:44
有个问题请教大神 1人参与 attach_img henri 2019-6-14 12:37 1 201 kinidrily 2019-6-14 15:44
FPGA ------- Buffer之BUFG 1人参与 attach_img thinkfunny 2019-6-14 14:27 1 335 relchhiclty 2019-6-14 15:44
好文档推荐——Verilog HDL代码风格规范 1人参与 attachment Ferrya 2019-6-14 14:14 1 335 yxlk 2019-6-14 15:43
Xilinx-7Series-FPGA高速收发器之RX接收端介绍 1人参与 attach_img pulbieup 2019-6-14 13:41 1 202 helendcany 2019-6-14 15:42
转——FPGA 设计的四种常用思想与技巧之一 3人参与 attach_img Taio 2019-5-30 07:00 3 302 wu6886 2019-6-14 04:44
IODELAY的使用 1人参与 shelby 2019-6-13 14:35 1 334 fanichicl 2019-6-13 16:14
FPGA ------- FIR 滤波器之固定分数率重采样滤波器 1人参与 attach_img mytomorrow 2019-6-13 10:00 1 300 kinidrily 2019-6-13 16:14
恢复和去除时间(Recovery and Removal Time) 1人参与 uperrua 2019-6-13 09:27 1 307 yxlk 2019-6-13 16:13
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 11:20 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块