FPGA ------- 流水线学习笔记

thinkfunny

下面的内容来自：《从算法设计到硬件逻辑的实现》


所谓流水线设计实际上就是把规模较大、层次较多的组合逻辑电路分为几个级，在每一级插入寄存器组暂存中间数据。K 级的流水线就是从组合逻辑的输入到输出恰好有 K 个寄存器组（分为 K 级，每一级都有一个寄存器组）上一级的输出是下一级的输入而又无反馈的电路。

; K; s3 Y. r0 ]: x8 V( z

& n: \# O5 O+ b
% H2 g  j4 }' b
4 J- H7 V1 H8 G$ w1 C
, Q, D6 N! c4 B5 c, V

游客，如果您要查看本帖隐藏内容请回复

  w% M3 o& V3 {

gaoxings

想要查看隐藏内容 你就得回复啊