Tcl与Design Compiler ——其他的时序约束选项（中）

uperrua

Tcl与Design Compiler  ——其他的时序约束选项（中）

之前讲了基本的时序路径约束，现在我们来看一下其他的约束，然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型，但是可以通过实战来了解其他的约束。本文的具体内容是：

　　　　·多时钟同步约束

　　　　·门控时钟的约束

　　　　（实战：）

　　　　·正负边沿触发器的约束

　　　　·输入输出延时的非默认约束

　　　　·输入输出有多个路径驱动（类似多时钟同步）

2、门控时钟的时序约束

门控时钟(gated clock)是进行低功耗电路设计的一种有效和常用方法。下图是门控时钟的一个例子：

% b1 l4 Y& h7 k7 g/ L" \/ u3 I

游客，如果您要查看本帖隐藏内容请回复

4 T7 M6 z) ^% d2 p& Z: h

helendcany

接着看看