Tcl与Design Compiler ——其他的时序约束选项（下）

uperrua

Tcl与Design Compiler  ——其他的时序约束选项（下）

之前讲了基本的时序路径约束，现在我们来看一下其他的约束，然后通过实战来讲解一些其他的约束。实战中也没有前面的“理论”中的约束类型，但是可以通过实战来了解其他的约束。本文的具体内容是：

　　　　·多时钟同步约束

　　　　·门控时钟的约束

　　　　（实战：）

　　　　·正负边沿触发器的约束

　　　　·输入输出延时的非默认约束

　　　　·输入输出有多个路径驱动（类似多时钟同步）

3、实战

本次的实战是进行其他选项的时序约束，下面直接来实战吧，不废话了：

设计原理图：

游客，如果您要查看本帖隐藏内容请回复

* C, J& f8 V" N& x% `) l

7 `9 ~8 \& S- Y  v3 M& V" C

/ w/ t1 @# c& `- N1 H5 _4 x

yxlk

这个是连载的吗