找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

946#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?
1 \  q0 J& K0 V
; q  t  m$ U; m( g1 p, n* }; G
0 X  a% w. Q+ X6 u: Yjimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。. J) `3 g# D9 s# L# R7 f

1 d. `( m% s$ p因此MARK点对SMT生产至关重要。
) J7 [* _# q  j7 }  j5 F
, ~/ g2 z3 x: \# o1 R+ VMARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.
; `2 }6 ^% j, J: D  }
) g! f2 k5 `+ n( h5 L你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。. S9 h# }# a5 i2 m  U2 Y& X0 ?
: O8 R; s9 |; S2 x/ P4 P' j% m
如果有拼板,工艺边也要加MARK点。
" ~0 \4 r; L8 ^) _; R! B6 o
8 x* v+ R- D, B+ c* T+ F

  n& X- v5 N8 c* u) [* G$ o9 Z, y
  s4 l. n* m2 t  d" l3 i( m% D
+ B  V' s+ w! r6 `. `看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?
$ }6 `' x2 M& n$ I5 `, t( v! w8 G5 g& t
jimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。/ Q, W" }4 ^: s6 h6 v1 e

; m/ h8 L$ J- G% x6 V5 u) A还有请问SMD 的CPU各位有加上MASK点吗?7 \$ A) v1 ~1 H, c6 ]5 ?6 J
8 v" W( x! Z: I& H) d/ T
jimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。) ^% |- {! }- f4 {" U

7 g' i# c. W+ G' e有人说要加上,有人说没差别,到底需不需要加上呢?0 ?, D2 b4 a8 ]( f' c; E# u: ~) ]

2 N5 x2 k! a; D0 h8 gjimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。& `* A5 L1 t1 `% ^$ w4 p2 g3 [* q( Q
8 I+ q( j% X2 c  |2 A  I7 X) E
因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

947#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:15; z- C- j; G+ }8 h
JIMMY你好!
; E+ S$ a1 p, F+ f
; D& f+ A% D' E4 l6 ?! O' b
$ y& u  x  [% z$ F. |/ I7 n
如果原封装是最大层,使用时也需要设置为最大层。
# ]: z- G/ w( `/ {* g; o- K2 R* K$ W5 _; a1 V
做库时不建议使用最大层,没有这个必要。
- Y& m. n) [! {0 x8 z1 y8 p9 x$ g) N, a8 Q
比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。: P3 _+ D1 b1 C) s4 Y) I

该用户从未签到

948#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
% `3 }! G! M/ m) y0 d如果原封装是最大层,使用时也需要设置为最大层。/ Z6 X; m5 N- I" e+ t0 Z# J, Y* n6 d

; X0 Q% Y, V9 {. ~( o做库时不建议使用最大层,没有这个必要。

- ^& Q8 {% z. m" }Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 12)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 22)

QQ截图20131126100948.png

点评

DRO后,回车,再试。  发表于 2013-11-28 10:42

该用户从未签到

949#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:23% n8 Z# b: X/ d
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...

; D# f" L, Z. r: B+ G8 t键入DRO后,回车。& h/ k8 A( Z, V5 x0 Y

$ s5 `) H. |3 y: t# h
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    950#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,  E: b9 N& D* G7 P

    % J$ r( {4 F; e看到上面DDR3的地址线A[0;14]分成了两组走线,8 c2 S- |. B' Y- ~2 \

    - U$ n8 X% o4 Z( k8 O不是说地址线要在一组走线吗,有点疑惑

    点评

    同组。书上有详细介绍。  发表于 2014-1-22 09:01
    谁说要在一起走的?你让他帮你走。  发表于 2013-11-29 17:37

    该用户从未签到

    951#
    发表于 2013-11-29 10:46 | 只看该作者
    本帖最后由 jimmy 于 2013-11-29 17:42 编辑
    & T7 o1 }+ O; l( A- s9 X) G" C
    $ `! O) w; N. i. o! BLOGIC中的hierarchical有什么用,如何用?
    7 B% u) P5 I- v$ Flogic中可以分成很多页,再多的元件也没有问题。我觉得这个hierarchical与页没有什么不同吧。
    ; [1 W8 K# P; Y& z  H. W1 U) K# g$ v, K# e1 a
    请楼主出来解惑。多谢。6 X! d" [, R1 n3 A

    0 f/ j1 b0 S' g" o; w
    7 d. }  m, c6 r/ y) a( Y# j. {- W楼主回复:这是层次图。
    4 D5 h( Z4 J" ?# K( s2 U# K' `) O" r; U8 \9 f
    没使用前:2 ]3 Y5 @: x# [+ `9 ?
    $ O- ~8 ?. o" E7 c3 v1 ]

    0 k: ^( |: F3 m, N+ J4 _" n6 ^+ u& J& H' `6 D4 V0 \
    使用后:电源流向更为清晰% H" R9 x: D2 E. X8 n: V# W
    1 b% B- T" f3 ^, [9 W
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    952#
    发表于 2013-11-30 12:27 | 只看该作者
    flywinder 发表于 2013-11-28 11:32
    : c; l9 `) v& k, Cjimmy老师,看了IPC的板子,
    & e+ i7 _4 }. B9 L9 r+ P( o1 i- v2 M; @
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    4 q! Z9 e. c  P$ [8 l
    同组同层难道只是针对数据线的?

    点评

    是  发表于 2014-1-22 09:03
    是的。  发表于 2013-12-3 15:27

    该用户从未签到

    953#
    发表于 2013-12-3 09:18 | 只看该作者
    jimmy 发表于 2013-11-8 09:29
    * I8 x9 A: v; [' ]layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必 ...
    : Y! ~5 o9 ~5 C
    pad9.3没有autofloodon file open 的功能,你用的是最新的版本。

    该用户从未签到

    954#
    发表于 2013-12-6 11:42 | 只看该作者
    “2)如果板内有多个电源,比如20个,铺20块电源铜皮的时间将会远多于用负片操作,铺正片铜皮难免会修修补补,而编辑antietch就太轻松了。”- ~: D4 B" ^+ f4 j7 Y
    $ `9 l/ g$ V4 [( A' J, m4 F/ f
    很喜欢这个功能,我用的是pads9.3,没有找到这个功能。
    7 T  N: ?+ e8 S1 ^1 |4 x9 E
    6 O2 ]0 M5 k5 f7 F3 g8 l找到了auto plane separate功能,可是老是出现问题,实现不了auto plane separate的功能。我已经设了split/mixed 层。 楼主,要怎样做?盼回答哟。谢了。
    . D! M9 `4 Y, Y) f
    $ s5 J5 k+ E9 \  ]+ x9 n

    auto seprate cam plane.png (26.94 KB, 下载次数: 13)

    auto seprate cam plane.png

    该用户从未签到

    955#
    发表于 2013-12-6 13:46 | 只看该作者
    jimmy 发表于 2013-10-11 14:04) ~0 D' [1 f- t: `6 A9 V
    中间的散热焊盘只做一个大的就行了。$ I( h1 r; l0 I" [- }1 z

      d2 a5 p2 N# R2 p% e另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的 ...

    - s7 e4 ~. ^% d& _8 z* X" A这招好呀,呵呵,真方便

    该用户从未签到

    956#
    发表于 2013-12-6 17:05 | 只看该作者
    jimmy 发表于 2013-4-11 13:24& B0 R! ?1 @/ ~
    四个文件都要复制。

    2 V2 S& q1 K7 {* P/ ?5 L请问ld9\ln9\pd9\pt9分别对应一个封装里的那些东东,- `; y6 |& `6 _
    这是属于没事找事的疑问,可以不回答,谢谢

    该用户从未签到

    957#
    发表于 2013-12-6 17:07 | 只看该作者
    yaxis 发表于 2013-4-11 13:47( z% A9 F  M. p. |
    还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设置 ...

    * _& X# d* a; x, U0 h  _楼主,细心,很有必要的问题,也想知道

    该用户从未签到

    958#
    发表于 2013-12-6 17:15 | 只看该作者
    jimmy 发表于 2013-4-12 15:30  c- e" @1 d, f! c! o' x
    还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设 ...
    1 @2 B1 u4 \9 J% y, g) `/ j! ?
    top和top soldermask应该可以这样理解吧:
    8 w! B7 v6 n( Z- Z: s3 L0 |3 i                          top针对top层元器件焊盘对应的solder;
    1 q0 H9 s( d4 e2 j5 H1 c( i+ R                          top soldermask针对焊盘意外的solder,比如人为开窗,比如有为老兄说为了增强导电、散热而手工绘制的soldermask。
    4 M2 M# r: z! R( b; Z) l3 i
    / H' f- z3 T2 q* A. M: A2 v
    0 _4 i8 ?) n0 ~至于,出光绘时top soldermask层选中via时针对via开窗,没有选中via时无视via,呵呵

    该用户从未签到

    959#
    发表于 2013-12-19 15:43 | 只看该作者
    各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?

    点评

    12-20  发表于 2014-1-22 09:04
    至少得保证12mil  发表于 2014-1-10 09:59

    该用户从未签到

    960#
    发表于 2014-1-9 14:14 | 只看该作者
    你好!" W8 V: K& ~' \$ {
    我使用的是PADS9.5.1
    , p8 g& L% R2 K) l( `* e* G) [在router我删掉以前走线就弹出 0 ?0 U" r- v% D% [; X5 X- F9 ]
    感觉每次我敷铜后就会出现莫名其妙的报错,导致想在原理基础上改板相当困难。* e) r. F* p( J# v6 s8 ~- M* a
    GOLF7-GPS-fixture-v1.0.rar (284.2 KB, 下载次数: 9)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-4-19 06:38 , Processed in 0.140625 second(s), 30 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表