找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

946#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?9 j  }1 W6 g! R# p- \% m4 w. ]

$ y9 P, w5 b  u1 s) J$ R% [  [( n, G6 c5 S
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
, a7 V- w' _/ l) i3 f, Z/ S6 l4 t3 n
8 J4 ~1 _3 o( ^7 T8 r5 I因此MARK点对SMT生产至关重要。
5 l. ]% B& y" `3 ~& P* r5 ?6 b# [3 U5 I* j* i$ s7 F3 z" x* {
MARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.
- k% r3 _% Z( X5 q! ^. ?. U* J2 D0 r  M3 e: h9 v  ?% S
你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。) s& L& z* x* M8 M, g

: `! h: b/ i/ }如果有拼板,工艺边也要加MARK点。

4 H0 i" Z* c9 d( }5 l: b7 I8 |: v/ D: R5 h
3 ~5 J$ `, ]  D/ s( W( Y; |8 Q( r

+ _; ^' b; B: L: H% F' g( O: q7 |+ T- H; M# @) Z0 Q5 |. W0 m% c
看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?
6 Y, Q. A. |1 @& R3 q2 z0 w; D9 J  Z- j+ G& X" D
jimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。5 l0 x" O6 f3 ?1 V

( }( |+ J/ ]" I5 t  u9 W/ S  J还有请问SMD 的CPU各位有加上MASK点吗?; b# n- X4 w7 \
% x) ?4 b  O  J' Q+ _5 N  a! d
jimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。7 P0 F9 W$ X" X
2 b, V" M& u/ l& q
有人说要加上,有人说没差别,到底需不需要加上呢?+ j9 E- `) r7 w5 ^5 n$ V
) x' K6 y) D8 c# n# z; p
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
, `$ k/ D( I9 @; N$ ]
( h8 J" F! ?# A' w; N) g- P因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

947#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:15
+ C, [0 w3 Z- xJIMMY你好!
" N8 Q0 j2 b  T" X
; c3 u2 |5 C$ v  W2 E- {( r

) o  F+ }! e8 r如果原封装是最大层,使用时也需要设置为最大层。
2 @. N* e  s5 v4 N+ h3 o
2 g, S# F5 _' l( P' c% K做库时不建议使用最大层,没有这个必要。/ L/ p3 _5 w6 H" w4 z7 G, b
- ]! \" N" I! c# Z* ^7 E
比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。
2 n  f) P" R6 P6 H

该用户从未签到

948#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
1 Y' {: |- a3 v4 [/ g; L) [& k如果原封装是最大层,使用时也需要设置为最大层。# @3 h8 Y. u$ j3 w7 |

6 K. a6 K0 d7 k; l$ s3 k- P做库时不建议使用最大层,没有这个必要。

1 X; ?1 |/ V" Y$ v) ^- \7 c+ v  GJimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 2)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 4)

QQ截图20131126100948.png

点评

DRO后,回车,再试。  发表于 2013-11-28 10:42

该用户从未签到

949#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:23
6 ?; B/ V; X9 r! B& ~1 IJimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...
* p. T2 i* m( r9 x4 s
键入DRO后,回车。( t' q- g5 \: _( d9 E8 K
3 ~: R0 ~7 @) P5 [1 A
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    950#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,
    9 _: W! S- }- {' f. `& R# V7 ~$ B4 V7 p% }
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    : ^! K$ f8 v9 X1 I# v/ d$ i. C4 ^  n9 T, F& M
    不是说地址线要在一组走线吗,有点疑惑

    点评

    同组。书上有详细介绍。  发表于 2014-1-22 09:01
    谁说要在一起走的?你让他帮你走。  发表于 2013-11-29 17:37

    该用户从未签到

    951#
    发表于 2013-11-29 10:46 | 只看该作者
    本帖最后由 jimmy 于 2013-11-29 17:42 编辑 5 D' q, e4 e$ E# }
    1 \6 {( Y# b- |% h1 C4 z6 y' |
    LOGIC中的hierarchical有什么用,如何用?
    2 C! g  Y! w! ], J3 {5 Ilogic中可以分成很多页,再多的元件也没有问题。我觉得这个hierarchical与页没有什么不同吧。
    ) L- r# \: J/ L* }% Z, a
    1 Y$ i8 w+ m6 v请楼主出来解惑。多谢。
    ! N" n) }! |: n% d. x' x+ r- b- g  S# @: f  Z% S
    ) k* M/ p2 ]; j/ [
    楼主回复:这是层次图。' i6 m% L. D3 l: P7 O, i/ S
    6 u8 I7 Q, o7 n% b! |* n
    没使用前:
    . N* G8 J! @  L7 Z' U4 a2 M* l
    / D* u  b) f3 |8 g. Q $ p0 A. A9 r( p' j- u
    5 L7 ?: c& W' I: b
    使用后:电源流向更为清晰- G7 {5 G. p4 ~1 h* R5 m

    8 Y- z  h$ e0 |' a! H# V
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    952#
    发表于 2013-11-30 12:27 | 只看该作者
    flywinder 发表于 2013-11-28 11:32
    . a$ [5 ]* ^8 g7 b  p; t6 m! _7 xjimmy老师,看了IPC的板子,
    3 A  {9 s: Q  i4 `" M: o, q- A5 R9 }4 O0 g
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    . z. w  w# T" y  B
    同组同层难道只是针对数据线的?

    点评

    是  发表于 2014-1-22 09:03
    是的。  发表于 2013-12-3 15:27

    该用户从未签到

    953#
    发表于 2013-12-3 09:18 | 只看该作者
    jimmy 发表于 2013-11-8 09:29/ H# U/ \: ]& ^6 C
    layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必 ...
    : y6 y& I; ^7 h% O7 ~7 J% \4 t' Z6 l
    pad9.3没有autofloodon file open 的功能,你用的是最新的版本。

    该用户从未签到

    954#
    发表于 2013-12-6 11:42 | 只看该作者
    “2)如果板内有多个电源,比如20个,铺20块电源铜皮的时间将会远多于用负片操作,铺正片铜皮难免会修修补补,而编辑antietch就太轻松了。”+ X( |* k/ A% ^/ C- Y6 c
    + P3 ~, Q! u( h' y
    很喜欢这个功能,我用的是pads9.3,没有找到这个功能。
    ( N. h3 r9 ^' @  n* x, r
    $ p2 h' u% x5 f- B) u找到了auto plane separate功能,可是老是出现问题,实现不了auto plane separate的功能。我已经设了split/mixed 层。 楼主,要怎样做?盼回答哟。谢了。% G4 D7 u' D/ G) q) p8 c( f

    6 G2 b: J2 o. g, i% S1 d

    auto seprate cam plane.png (26.94 KB, 下载次数: 0)

    auto seprate cam plane.png

    该用户从未签到

    955#
    发表于 2013-12-6 13:46 | 只看该作者
    jimmy 发表于 2013-10-11 14:040 u- [5 l" m# t2 F& F! u( i- S
    中间的散热焊盘只做一个大的就行了。
    $ `) {2 v6 j* ]! j, ?! T$ Z
    ' [" D5 H4 G  }2 [' D2 D5 x另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的 ...
    , P- S! Z- ^/ ^4 P9 W. ~" w
    这招好呀,呵呵,真方便

    该用户从未签到

    956#
    发表于 2013-12-6 17:05 | 只看该作者
    jimmy 发表于 2013-4-11 13:24
    # k2 r! E& F8 X5 P7 r8 N2 M四个文件都要复制。

    ( r% u; x! d, E  [: [: z请问ld9\ln9\pd9\pt9分别对应一个封装里的那些东东,
    8 ^. `/ i3 @% n  Y; o( [  Y这是属于没事找事的疑问,可以不回答,谢谢

    该用户从未签到

    957#
    发表于 2013-12-6 17:07 | 只看该作者
    yaxis 发表于 2013-4-11 13:47
    9 p+ V4 b* p, g8 D) N还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设置 ...

    9 b7 }: `8 s, q楼主,细心,很有必要的问题,也想知道

    该用户从未签到

    958#
    发表于 2013-12-6 17:15 | 只看该作者
    jimmy 发表于 2013-4-12 15:305 k' R' P7 L3 X2 @3 M
    还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设 ...

    + D) J: o6 t: Btop和top soldermask应该可以这样理解吧:
    0 J9 f7 M: Q) Z; R$ Y/ ~6 f                          top针对top层元器件焊盘对应的solder;
    - E# b& a, r$ F! p9 x                          top soldermask针对焊盘意外的solder,比如人为开窗,比如有为老兄说为了增强导电、散热而手工绘制的soldermask。
    " r( U% V) G9 J; o
    " k; m4 I3 V. K$ n. k2 w- ~9 d) O) n8 O$ e2 z0 g$ ?  I
    至于,出光绘时top soldermask层选中via时针对via开窗,没有选中via时无视via,呵呵

    该用户从未签到

    959#
    发表于 2013-12-19 15:43 | 只看该作者
    各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?

    点评

    12-20  发表于 2014-1-22 09:04
    至少得保证12mil  发表于 2014-1-10 09:59

    该用户从未签到

    960#
    发表于 2014-1-9 14:14 | 只看该作者
    你好!
    - M4 h. Z* F6 {  @我使用的是PADS9.5.1 0 B& D# Q" H* }4 K8 Q( _% n$ K7 a  w2 j
    在router我删掉以前走线就弹出
    " z3 g( f" l4 O8 f. Z5 N& Y) X感觉每次我敷铜后就会出现莫名其妙的报错,导致想在原理基础上改板相当困难。
    / G6 w8 Q/ J  ^# K GOLF7-GPS-fixture-v1.0.rar (284.2 KB, 下载次数: 9)
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-18 01:19 , Processed in 0.109375 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表