找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

946#
发表于 2013-11-29 10:46 | 只看该作者
本帖最后由 jimmy 于 2013-11-29 17:42 编辑
  y* c  C9 U1 u' I: k+ E; L- T' m8 a& e5 s
LOGIC中的hierarchical有什么用,如何用?
. y- u& `2 M' p2 q; b* glogic中可以分成很多页,再多的元件也没有问题。我觉得这个hierarchical与页没有什么不同吧。
8 l4 a9 y, l2 b6 b( `
4 ^1 _* Y: V' D, ~9 E请楼主出来解惑。多谢。; [- W4 A5 W. g% Z. }+ E
" \" W3 F/ U" E- F
( I4 _$ u; |, m% P. d
楼主回复:这是层次图。. Z8 e2 A+ r( i' V
3 n, X8 X" i4 I9 C" w
没使用前:
6 j6 D! ?, O: i& c. w2 J
! B8 n) g# a/ @3 H  z2 d) ~
! S. |( a  K+ S0 d/ l# h2 `
/ Y8 b/ [  q8 M使用后:电源流向更为清晰4 W( f- J0 y: M1 z, ]

% ]- p+ d4 p+ k# ?2 D/ J
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    947#
    发表于 2013-11-30 12:27 | 只看该作者
    flywinder 发表于 2013-11-28 11:32
    ! U' Z3 w1 E4 p" a4 Jjimmy老师,看了IPC的板子,
    ; Y' m- H) w) b5 I
    " ~. [5 R' w, O% o9 f$ i看到上面DDR3的地址线A[0;14]分成了两组走线,

    " Q" B( z: u3 n3 V& K1 b同组同层难道只是针对数据线的?

    点评

    是  发表于 2014-1-22 09:03
    是的。  发表于 2013-12-3 15:27

    该用户从未签到

    948#
    发表于 2013-12-3 09:18 | 只看该作者
    jimmy 发表于 2013-11-8 09:29
    2 s4 g4 x( I& Z1 G: ^layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必 ...
      s' m- e7 \3 r; n/ h3 j
    pad9.3没有autofloodon file open 的功能,你用的是最新的版本。

    该用户从未签到

    949#
    发表于 2013-12-6 11:42 | 只看该作者
    “2)如果板内有多个电源,比如20个,铺20块电源铜皮的时间将会远多于用负片操作,铺正片铜皮难免会修修补补,而编辑antietch就太轻松了。”
    % F0 Q: ^7 B1 I, l0 z( C$ G! Y. C7 C9 p
    很喜欢这个功能,我用的是pads9.3,没有找到这个功能。
    6 W/ t) h+ T- b. p1 c0 t( s( F! s6 [) h  z( x
    找到了auto plane separate功能,可是老是出现问题,实现不了auto plane separate的功能。我已经设了split/mixed 层。 楼主,要怎样做?盼回答哟。谢了。5 j( t0 S  X5 t: @+ y
    ( h/ U8 d! b3 \

    auto seprate cam plane.png (26.94 KB, 下载次数: 12)

    auto seprate cam plane.png

    该用户从未签到

    950#
    发表于 2013-12-6 13:46 | 只看该作者
    jimmy 发表于 2013-10-11 14:04
    # a* i" V0 p; a( s中间的散热焊盘只做一个大的就行了。
    , P, g* T5 F7 m( P0 J5 c* e/ O+ _6 T" n+ M
    另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的 ...

    + X5 {$ e1 r& @) n8 G7 N' T这招好呀,呵呵,真方便

    该用户从未签到

    951#
    发表于 2013-12-6 17:05 | 只看该作者
    jimmy 发表于 2013-4-11 13:24
    ) J; J( W/ M( G2 ?0 v# S' h四个文件都要复制。
    $ n) `$ R1 M5 D( B, q" }
    请问ld9\ln9\pd9\pt9分别对应一个封装里的那些东东,
    - x: E0 M, w0 y6 Y4 a+ _; Q这是属于没事找事的疑问,可以不回答,谢谢

    该用户从未签到

    952#
    发表于 2013-12-6 17:07 | 只看该作者
    yaxis 发表于 2013-4-11 13:474 s2 v* p; l2 j
    还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设置 ...
    9 R  d; K1 u% P
    楼主,细心,很有必要的问题,也想知道

    该用户从未签到

    953#
    发表于 2013-12-6 17:15 | 只看该作者
    jimmy 发表于 2013-4-12 15:30
    & Z; J- |0 O: b% ?" Z# g还有个问题请教下,出gerber时,为什么出一个层的gerber会选中两个层,比如出soler mask top时,layer设 ...

    ( X# S3 t! X6 x2 n7 X! jtop和top soldermask应该可以这样理解吧:4 r" Q$ |4 y' c  Y  s- S
                              top针对top层元器件焊盘对应的solder;# _, @7 e" K- r7 g1 v! f
                              top soldermask针对焊盘意外的solder,比如人为开窗,比如有为老兄说为了增强导电、散热而手工绘制的soldermask。
    ' q" J/ m! U! M, x4 l. {/ M/ x. a8 a3 j. ^
    * ~. B! C" Q7 }
    至于,出光绘时top soldermask层选中via时针对via开窗,没有选中via时无视via,呵呵

    该用户从未签到

    954#
    发表于 2013-12-19 15:43 | 只看该作者
    各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?

    点评

    12-20  发表于 2014-1-22 09:04
    至少得保证12mil  发表于 2014-1-10 09:59

    该用户从未签到

    955#
    发表于 2014-1-9 14:14 | 只看该作者
    你好!. ^8 c* E: R  |# ~1 @; W: n' X' P2 O
    我使用的是PADS9.5.1 ) ~% Z7 p) Q7 y- ]( [, N" [
    在router我删掉以前走线就弹出
    , K4 s( C4 |/ c  ]! M感觉每次我敷铜后就会出现莫名其妙的报错,导致想在原理基础上改板相当困难。' ^* }4 m: L0 C3 N  q
    GOLF7-GPS-fixture-v1.0.rar (284.2 KB, 下载次数: 9)

    该用户从未签到

    956#
     楼主| 发表于 2014-1-10 10:00 | 只看该作者
    lht-tz 发表于 2014-1-9 14:14
    ; f$ b- S$ L0 n6 G7 e7 Z你好!; q3 W: T4 |4 e5 l
    我使用的是PADS9.5.1$ S1 @' W9 \. D& c. ]* ]
    在router我删掉以前走线就弹出

    7 J/ {; K, v) _; i5 X8 A, m  {由于布线习惯不好导致的数据库混乱,键入I键进行整理后,导出低版本,再重新导入就可以解决了。

    该用户从未签到

    957#
    发表于 2014-1-11 16:14 | 只看该作者
    tianyia 发表于 2013-12-19 15:43
    , \- @: K( D% e7 Z各位大侠。GND走线、铺铜离信号走线的距离需要多少?太近会不会产生EMC问题?
    2 Q3 y6 t8 F/ p" z1 f, Y: P! h
    谢谢jimmy大师,近来在看你出的书,讲得挺好的。

    点评

    多交流。  发表于 2014-1-18 15:46

    该用户从未签到

    958#
    发表于 2014-1-19 22:53 | 只看该作者
    您好!现在有两个PCB板需要拼在一起,但一块贴片器件在Bottom层,另一块贴片器件在Top层。目前是想将所有的贴片器件整理在同一面,生产时只用一块钢网,可是一直都没有摸索出方法,还请老师指导下如何操作,使用的软件是9.3的。

    该用户从未签到

    959#
     楼主| 发表于 2014-1-22 09:06 | 只看该作者
    xm_smallp 发表于 2014-1-19 22:53+ b( h7 p" v7 u6 _5 \% c% X! O; b" F
    您好!现在有两个PCB板需要拼在一起,但一块贴片器件在Bottom层,另一块贴片器件在Top层。目前是想将所有的 ...

    3 v& {* l: S. ^: \+ c* W$ f. f将在bottom层的钢网层的gerber进行镜像。
    $ [6 ?; @3 L+ z6 J
    ' G8 b1 k0 a9 ?6 @

    该用户从未签到

    960#
    发表于 2014-1-22 12:46 | 只看该作者
    jimmy 发表于 2014-1-22 09:06, y, `- Q) z& e* Y& L+ f  S
    将在bottom层的钢网层的gerber进行镜像。
    6 I# h8 X& R8 _% W
    谢谢jimmy,我实际操作试试!!!
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-3 01:15 , Processed in 0.171875 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表