★★★ 大家一起学PADS （一）★★★......【有问必答贴】

xian2006

xian2006 发表于 2013-9-17 14:14
9 G5 ?' A: n( M  D  R想请教一下jimmy大师关于QFN封装的问题，QFN封装除了引脚外还有一个散热焊盘，和一些散热开口。有人说散热 ...

: |$ d) _/ p3 ?5 s6 u4 _0 l
4 d8 f# m1 l. Z9 c: t- z5 A比如说这个封装 ，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通过设计检查，我不确定是不是怎么做的。
4 I) ?9 v0 E+ ]& M* ?+ U之前做的PART上没搞那么多引脚，所以一检查全是错误。
8 g( s2 o4 P. j; t想知道一下比较正规的做法。毕竟刚学没多久，要养成良好的习惯。
3Q

jimmy

xian2006 发表于 2013-10-10 16:58
比如说这个封装，那在PART上不是要加很多引脚，在设计规则的时候同网络的安全间距设置为0，这样才能通 ...

) ~% q$ P* V; X& _5 E中间的散热焊盘只做一个大的就行了。

1 ^3 i1 ]) [/ }- X另外一些小孔，在PCB设计时，选中中间的散热焊盘(通常是接地）的网络后，右键，add via.
3 T" G! A- i6 P; l& v& ?
% h. \( t! f: _, L想加多少就加多少。可以比推荐的多加几个。

jimmy

怎样快捷的把坐标改在元件的中心点？

3 d' k6 d: T% [4 f: p) Y; X应该一开始就根据原点来放置焊盘。
7 M+ d& O- G" e
/ j. e0 g* \/ x& b$ I如果要修改原点，比如原点在一脚，看一下二脚的坐标值，然后在二脚坐标值的一半位置处再放置第三个焊盘。
0 j: l0 e; ?% [5 G
选中第三个焊盘后，键入SO并回车，即可将原点设置在中心。

设置成功后，删除第三个焊盘。
" n$ Z, \( S, o- u

jimmy

关于fanout:
' l, `+ K$ f( d& H$ {, {3 {2 B
Fanout的定义：Fanout是高速PCB设计中一种方法和习惯，通俗来讲，就是提前将器件的网络引脚通过线和过孔引出来。
7 @6 e0 o9 q, [2 R( i9 J8 k( F
& w7 d) J+ A5 ]1 OFanout的好处：过孔和引线可以通过设定的规则进行引出，过孔与过孔之间用户可以在布线前预留出来布线通道和电源通道，有利于后期的布线通道规划。由于过孔之间是按一定的间距引出，更有利于后期添加测试点。在高速PCB设计的思路，都是先fanout,再走线。先fanout的好处就是过孔之间非常整齐，就像古时候打战一样，提前演练好的阵法和阵形往往可以以少胜多。

jimmy

板上的差分线有哪些？

! M% y- q5 c- h* b' u, D" U6 i: A: O2 }通常某些特定器件具有差分线特性，如USB,以太网，HDMI,LVDS，DVI等等。

如果原理图工程师的图纸绘制标准，差分线上在原理图中会以后缀：+或-,N或P存在。

爱在他乡

加群 需要什么验证呢？

jimmy

layout做完了，铺铜也完了，但是每次重开pcb文件的时候，铺铜（flood）的地方就镂空了，如果需要展示效果必须用Flood manager重新Flood才行。
8 R* O& ?0 _0 t3 S! R" q( t- ^! C( q+ F
5 L# Y7 Y0 ~' A4 d$ C解决方法：重新打开PCB文件时，重新执行HATCH ALL就能恢复灌铜了。或者view->nets，然后关闭此对话框也可以。
, C& ?1 c8 S- S% p3 ?3 Z: Y
, \( {2 s1 k. S) s5 `也可以进行设置：Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

yysh_ice

XJ253001 发表于 2010-9-27 17:36
回复 242# ll8013

我用过这个功能不好用，要求原理图中，要复用的这部分内容完全一致，包括连线，属性attributes,value等等，稍有不同，一些RLC就会被乱用。

jimmy

pads出不了ODB++文件解决办法：遇到过几种情况了。无法出ODB++文件，不知道什么原因。有时候Pads直接崩溃了，求解！
  h3 q& ~; g. ~& P. K- J7 `; l
! f9 x2 @. G# P* f# y8 f答案：将泪滴删除后即可成功导出。

lht-tz

JIMMY你好！
, ^# F8 }& X5 i- o) ^( s! Q6 D

如图，这个是另外一个同事做的封装。我直接是导不入PCB里面。需要设置为"最大层"才可以。
我想知道怎么可以不设置最大层也可以使用。又或者怎么把封装不最大层。又或者说明最大层有什么好或不好。
谢谢了。

jimmy

请问MASK点是不是只能放在主板上,不能放在工艺边上呢？
) {+ k: U) L( |
0 |* A) K8 S1 J, ~1 c/ o
# j4 y3 b4 u8 p0 i0 F: ljimmy回复：MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点，保证装配使用的每个设备能精确地定位电路图案。
/ y8 d: W0 q4 x* n  L. T4 r
) d7 P  s! x% j" Q. R2 Y* X因此MARK点对SMT生产至关重要。
: \0 O5 ]: [& U) q; ~/ p# ~
MARK点按功能作用可分为以下三类：单板MARK,拼板MARK，局部MARK.

你说的放在主板上的MARK点是局部MARK和单板MARK，这是必不可少，必须要放的。

如果有拼板，工艺边也要加MARK点。
( w& e, Q7 ?4 Y- T0 m
: X6 |+ d. I/ l


9 Z" r. t! a; Z( [+ N6 A% C看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办？

' x. o6 M" J2 Zjimmy回复：如果主板空间实在非常非常紧张，可以将MARK点做小一点，不要外面的保护环也行。实在不行，就只能在工艺边上放了。

5 V& _2 P: C; T$ ?: c# ~还有请问SMD 的CPU各位有加上MASK点吗？

9 c) t  y! [: h6 K1 ]jimmy回复：如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。
* q3 x1 l( x* f$ f! L0 w
  l/ h+ D5 L5 ?, \4 [+ h$ u有人说要加上,有人说没差别,到底需不需要加上呢？

jimmy回复：MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点，保证装配使用的每个设备能精确地定位电路图案。

; f0 \& ^" [5 `因此MARK点对SMT生产至关重要。必须要加。

jimmy

lht-tz 发表于 2013-11-23 16:15
JIMMY你好！

7 }8 L( Q$ d# g$ d
# }4 K- M. f. t6 N% _
如果原封装是最大层，使用时也需要设置为最大层。
1 b$ D. m6 m7 r4 c
; ?; h. p, H0 u* T6 N0 m8 m% l! D做库时不建议使用最大层，没有这个必要。
6 {2 Y  \( X9 l" I" k: N, D
比如丝印层原先是26层，做成最大层后就变成126层了。不符合工程师的常用设计习惯，增加了光绘文件出错的机率，也不利于这个封装的循环使用。
& e; f1 V1 B, Z0 J, n" c9 C

yanyeh89

jimmy 发表于 2013-11-25 09:48
如果原封装是最大层，使用时也需要设置为最大层。
3 G& I  {3 L) W+ ^' ]$ G
做库时不建议使用最大层，没有这个必要。

Jimmy请问下这个是什么原因啊？在layout中器件不能移动，选中之后就放不下了，在rounter中出现了截图所示的那种情况

lcw

yanyeh89 发表于 2013-11-26 10:23
- [0 f1 N: g/ D! cJimmy请问下这个是什么原因啊？在layout中器件不能移动，选中之后就放不下了，在rounter中出现了截图所示 ...

, t8 Y4 j) L* i% Z3 {键入DRO后，回车。

flywinder

jimmy老师，看了IPC的板子，

8 u7 U& Z* G# s+ q7 n! d/ u/ X看到上面DDR3的地址线A[0;14]分成了两组走线，
- E( S/ x5 b: f# A2 q) l
  n5 d! i# l; E1 W, c不是说地址线要在一组走线吗，有点疑惑