找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

931#
发表于 2013-10-10 16:58 | 只看该作者
xian2006 发表于 2013-9-17 14:14$ K; F6 _* T4 f
想请教一下jimmy大师关于QFN封装的问题,QFN封装除了引脚外还有一个散热焊盘,和一些散热开口。有人说散热 ...

- I9 C7 E0 N. F* `% d7 E/ [2 k* {0 J  r
比如说这个封装 ,那在PART上不是要加很多引脚,在设计规则的时候同网络的安全间距设置为0,这样才能通过设计检查,我不确定是不是怎么做的。1 L! b* z# e% X* M* U: ?
之前做的PART上没搞那么多引脚,所以一检查全是错误。
* j- L- s) U# d% \5 a2 s4 \' P想知道一下比较正规的做法。毕竟刚学没多久,要养成良好的习惯。$ {( ~& k: _. m9 _
3Q

该用户从未签到

932#
 楼主| 发表于 2013-10-11 14:04 | 只看该作者
xian2006 发表于 2013-10-10 16:58
8 U, m; N0 R  T' u" ~比如说这个封装,那在PART上不是要加很多引脚,在设计规则的时候同网络的安全间距设置为0,这样才能通 ...
$ U' b/ P/ ?9 {( _, F, `
中间的散热焊盘只做一个大的就行了。9 @3 f1 B" n: j. _# _5 L" {1 M
- @* _7 c' @( L7 e; k0 g& i
另外一些小孔,在PCB设计时,选中中间的散热焊盘(通常是接地)的网络后,右键,add via.
( r/ W! D# S/ b( u' f0 f# ?$ j' j# T, z$ p; y6 [# s8 g( L
想加多少就加多少。可以比推荐的多加几个。

该用户从未签到

933#
 楼主| 发表于 2013-10-17 16:10 | 只看该作者
怎样快捷的把坐标改在元件的中心点?8 b3 g$ G: }5 _, p+ B* }: o: P

, D/ v: \9 m5 R$ P# a8 e应该一开始就根据原点来放置焊盘。
6 M& Z9 `3 ?% M+ I7 c. C8 A1 A% |2 p; T/ _
如果要修改原点,比如原点在一脚,看一下二脚的坐标值,然后在二脚坐标值的一半位置处再放置第三个焊盘。
; ?2 T2 m2 {$ R$ z
- |) R) n0 f* N% M& ]) M选中第三个焊盘后,键入SO并回车,即可将原点设置在中心。$ X. u+ Y: O) W5 ~' Z! D

3 `; a2 D& B: r# o% ?3 N! T设置成功后,删除第三个焊盘。 % _1 Q! c# X  b" U- Q

该用户从未签到

934#
 楼主| 发表于 2013-10-17 16:11 | 只看该作者
关于fanout:
. ]: I  p" U- W3 C1 w4 Y# z
. P  K* Y- C0 v/ d% p$ f& bFanout的定义:Fanout是高速PCB设计中一种方法和习惯,通俗来讲,就是提前将器件的网络引脚通过线和过孔引出来。$ c- B: d: |7 e" ?

8 S3 }' \+ f' s# oFanout的好处:过孔和引线可以通过设定的规则进行引出,过孔与过孔之间用户可以在布线前预留出来布线通道和电源通道,有利于后期的布线通道规划。由于过孔之间是按一定的间距引出,更有利于后期添加测试点。在高速PCB设计的思路,都是先fanout,再走线。先fanout的好处就是过孔之间非常整齐,就像古时候打战一样,提前演练好的阵法和阵形往往可以以少胜多。
2 Q! J8 K% v+ k2 _! b' L

该用户从未签到

935#
 楼主| 发表于 2013-10-17 16:12 | 只看该作者
板上的差分线有哪些?
, b8 B9 ~. T' X( Q- \
1 ]4 E: s3 M- Y  N4 s通常某些特定器件具有差分线特性,如USB,以太网,HDMI,LVDS,DVI等等。
6 _7 n& ]/ {* i9 g$ Q+ \- ^( [, H/ x' e" M
如果原理图工程师的图纸绘制标准,差分线上在原理图中会以后缀:+或-,N或P存在。5 e$ O# v$ B* h- ]

该用户从未签到

936#
发表于 2013-10-31 09:44 | 只看该作者
加群 需要什么验证呢?& B6 y1 A+ @  `* ?, T2 Z8 o# U

点评

加群需要注明:EDA365论坛。  发表于 2013-10-31 10:02

该用户从未签到

937#
 楼主| 发表于 2013-11-8 09:29 | 只看该作者
layout做完了,铺铜也完了,但是每次重开pcb文件的时候,铺铜(flood)的地方就镂空了,如果需要展示效果必须用Flood manager重新Flood才行。4 g1 {# t0 X5 S& |3 H6 m4 Z6 W9 i

2 v( v3 O& ~# j7 P( S解决方法:重新打开PCB文件时,重新执行HATCH ALL就能恢复灌铜了。或者view->nets,然后关闭此对话框也可以。
! j* T0 L3 Y( A! t' `6 \9 u7 A0 o( |) @: y2 Q
也可以进行设置:Tool-->Options-->hatch and flood-->勾选“ Autohatch on file load”

该用户从未签到

938#
发表于 2013-11-12 16:49 | 只看该作者
XJ253001 发表于 2010-9-27 17:36
1 A% S9 F2 D6 c$ r. y% y回复 242# ll8013

( @2 Y3 |% w0 g5 c" o6 F我用过这个功能不好用,要求原理图中,要复用的这部分内容完全一致,包括连线,属性attributes,value等等,稍有不同,一些RLC就会被乱用。

该用户从未签到

939#
 楼主| 发表于 2013-11-14 10:23 | 只看该作者
pads出不了ODB++文件解决办法:遇到过几种情况了。无法出ODB++文件,不知道什么原因。有时候Pads直接崩溃了,求解!
. n3 h9 r$ `% k. V) f) T, S5 S3 t/ \: d! G4 q+ A
答案:将泪滴删除后即可成功导出。

该用户从未签到

940#
发表于 2013-11-23 16:15 | 只看该作者
JIMMY你好!, K. V: A2 k3 x% ?4 `# _, g* N
+ w  G6 T' \% Z2 f9 ^/ s

. K2 m9 e& t' h( G! W* }如图,这个是另外一个同事做的封装。我直接是导不入PCB里面。需要设置为"最大层"才可以。  x9 M. R$ L4 J+ ^
我想知道怎么可以不设置最大层也可以使用。又或者怎么把封装不最大层。又或者说明最大层有什么好或不好。- o" D& o/ t& g* R6 t1 I+ t8 L
谢谢了。

该用户从未签到

941#
 楼主| 发表于 2013-11-25 09:45 | 只看该作者
请问MASK点是不是只能放在主板上,不能放在工艺边上呢?2 S# N. T4 f: y' \& ]4 `

' v! C* w/ @. y9 v( {/ c+ q3 o3 v' ~0 C( ~8 P* V& X# C+ @
jimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。
( u7 m- @  j7 B; |2 C- l4 `  C
) |8 M9 h3 h- O. r) C因此MARK点对SMT生产至关重要。2 g6 @8 @! p; v; J' J4 S! X
) Y" W! j# V% c# ?. n
MARK点按功能作用可分为以下三类:单板MARK,拼板MARK,局部MARK.  \6 U7 w: I% h5 j+ M& x
# B* k  ]0 p# S( h- D# S. d8 J6 \
你说的放在主板上的MARK点是局部MARK和单板MARK,这是必不可少,必须要放的。, D; P& U8 p) r
& Q+ }  @! ^0 \! s& N% f3 F
如果有拼板,工艺边也要加MARK点。

. e( h: O# L/ L4 i) h3 C/ n! c2 g8 E/ G" S

! ]. {: ]- C7 x6 U, c( C: ]& @) S2 j4 ~4 c- a

, I1 G2 Z# c1 Z# I# {看到有些教学写说不能放在工艺边上,可是如果主板没空间可放要怎么办?9 G% @2 |5 l2 N: X0 S5 v4 X$ c

1 ~. r* E- W( R8 [2 Ujimmy回复:如果主板空间实在非常非常紧张,可以将MARK点做小一点,不要外面的保护环也行。实在不行,就只能在工艺边上放了。: n2 B# D, X4 x) m$ a. J9 B( g
# a$ E  P% Z% J/ j1 |
还有请问SMD 的CPU各位有加上MASK点吗?1 M7 o, T; a/ o3 H

( B; N3 O- O& I( J; sjimmy回复:如果小于0.5mm pitch的QFP,CSP或小于0.8mm pitch的BGA必须要放。# T/ j& T8 y/ ~% m3 E  ?
5 z  T1 \8 V' N/ Z4 Y9 D% m" ^
有人说要加上,有人说没差别,到底需不需要加上呢?
  x: T3 t) k* O$ L# }; C
! z$ s  e' W% Tjimmy回复:MARK点也叫基准点。为装配工艺中的所有步骤提供共用的可测量点,保证装配使用的每个设备能精确地定位电路图案。, D, D$ i( o; |* O& D5 M# Q
& }& T9 @5 z' f* D: f" U! F  j. ?
因此MARK点对SMT生产至关重要。必须要加。

该用户从未签到

942#
 楼主| 发表于 2013-11-25 09:48 | 只看该作者
lht-tz 发表于 2013-11-23 16:15- q$ W: F/ c& P, z! X8 S
JIMMY你好!
( t, o4 I( B3 e5 U& i5 W- W9 f! t: U
4 V! A5 l, R" X4 l
& E% r' Y1 T5 `0 b  j+ e  A! a
如果原封装是最大层,使用时也需要设置为最大层。
* x' {7 B6 `0 I( J3 i2 q& ~. F8 H! D" X3 {5 {! X( l1 B. S
做库时不建议使用最大层,没有这个必要。
, Q; m2 L1 N3 [. F, n5 y2 C5 I' Q) n3 S  s1 e: d% d7 s
比如丝印层原先是26层,做成最大层后就变成126层了。不符合工程师的常用设计习惯,增加了光绘文件出错的机率,也不利于这个封装的循环使用。/ Y* G$ P* g9 E& ^

该用户从未签到

943#
发表于 2013-11-26 10:23 | 只看该作者
jimmy 发表于 2013-11-25 09:48
- q7 n/ I# r, u5 R0 w% P如果原封装是最大层,使用时也需要设置为最大层。0 |2 H- i' m& m3 k; T$ J4 d
+ L; i! n; O7 [" N
做库时不建议使用最大层,没有这个必要。

) o. C5 ^  J6 @# bJimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示的那种情况

QQ截图20131126100822.png (12.4 KB, 下载次数: 12)

QQ截图20131126100822.png

QQ截图20131126100948.png (5.3 KB, 下载次数: 22)

QQ截图20131126100948.png

该用户从未签到

944#
发表于 2013-11-27 09:40 | 只看该作者
yanyeh89 发表于 2013-11-26 10:23* a8 j5 |/ y) U+ ^
Jimmy请问下这个是什么原因啊?在layout中器件不能移动,选中之后就放不下了,在rounter中出现了截图所示 ...
4 C: s& E2 S+ o+ j4 k
键入DRO后,回车。3 L& p# _& G1 v; B% S
8 K- b# ]" Z! j1 |+ e' N
  • TA的每日心情

    2019-11-20 15:36
  • 签到天数: 1 天

    [LV.1]初来乍到

    945#
    发表于 2013-11-28 11:32 | 只看该作者
    jimmy老师,看了IPC的板子,: g! R$ Z( b3 j% N1 K% i/ i$ R
    0 f' }) x7 Y4 o; B2 j+ N2 G4 J
    看到上面DDR3的地址线A[0;14]分成了两组走线,
    : z( G; J% @' F* ?( l
      B7 m) s' V7 d' z不是说地址线要在一组走线吗,有点疑惑
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2026-4-19 11:05 , Processed in 0.109375 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表