找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

76#
发表于 2008-12-28 21:23 | 只看该作者

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?
& S+ e1 s* G  @/ m5 u% v  O  F6 U/ m0 x3 v6 i3 p
jimmy:可以.
4 l3 l6 E3 \" r; _  P% i( M* s9 v# B+ R5 p& B9 n
[ 本帖最后由 jimmy 于 2008-12-29 21:06 编辑 ]

该用户从未签到

77#
发表于 2008-12-28 23:38 | 只看该作者
请问做单面板元件库时
& @1 r2 P+ s8 E7 S元件面的丝印和焊接面的丝印分别放在哪一层?- W+ u- _; D2 q5 L0 t6 O9 g4 M! R
一些注解文字放在哪一层?
& P6 a+ E8 W, _- I+ @, o2 G# C5 w2 @* R0 d, m& ^
jimmy:
4 }2 b2 n+ X# V2 h; K$ ]# s
) J. |% ^+ i( c. l/ I8 L丝印统一放在all layer层% J9 \; n9 N5 ?- L+ l
元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层
! Q3 C7 j3 X( p' Z6 p
- \  d$ R$ o% q! B9 W# H2 ?注解文字指的是?4 h& r) o- f. ^- a  I0 i/ C& j
如果是板的编号或日期,可放在顶层丝印层.% b4 L- `# v) Q# p7 r
也可放在底层丝印层.不可放在顶层或底层,除非有特别要求.' I# Z+ O! h2 F. G! E- b. n
$ g2 K  o) e/ }7 T
[ 本帖最后由 jimmy 于 2008-12-29 21:09 编辑 ]

该用户从未签到

78#
发表于 2009-1-1 12:30 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:35 编辑   G' U2 c1 f; z5 L) g7 u8 Z2 E" s

5 f8 _: {/ n+ A. {; ?* x小弟刚开始学PADS,布双面板,一般走线时,先不走地线,等所有的线都连通之后,再将两面覆铜,将覆铜的属性设置为GND,即可将大部分地线连通。: ?# C- W: k! s' ~1 m

* \( q, F9 R, q" U. c这两天尝试用Router自动布线,发现每次执行自动布线后,系统会自动将地线也连通,连地线的过程中可能就多打了很多过孔,十分讨厌。因此请问有没有一种简便的方法,让Router自动布线时不处理GND网络(或某个特殊的网络)? ; [8 @. L/ G% _- L; s" d, ~- f$ c9 s
% t$ _3 C$ }  J6 u
PS:我用的是PADS2007.2
( \- t0 {- [$ E, J7 x
7 Z. a7 }% B$ M# P$ bjimmy:
0 R" N' {7 G9 z) O; H : |# Y: I3 b+ [% M$ O0 L1 p& c* K
可以先把GND网格先扇出过孔,进行保护.再对其他网络进行自动布线.# d- @: `- [. l* I* u- [3 q
% ]" @$ G# p1 c: i! [
如果你想很好的提高自己的布线水平,建议放弃自动布线.

该用户从未签到

79#
发表于 2009-1-1 18:05 | 只看该作者

Pads里怎么将多个焊盘和铜皮联合起来?

本帖最后由 jimmy 于 2009-1-11 21:36 编辑 ; V4 [8 K" p1 V6 Z! C& K
" M7 E8 P0 `+ W$ e
我怎么弄都只能将一个焊盘联合上去,另一个怎么也 ; J8 R  a5 f* M; K, ?
下载 (244.18 KB)
, q, Y0 t3 k1 g半小时前
$ z7 ?2 k( j7 @7 i) Z1 y
! M0 L% j0 r; }不行,求助!!!!中间那个焊盘我关联不起来啊! P* U8 ~9 C6 S# Q% q* h$ x! c6 `
  O0 w$ Y4 v3 \
4 U) T2 s8 D( ?: [+ a: u* {. p
jimmy:
' ?1 a/ [( R" r; Y% x- I' K
& ]% e2 u6 |" b2 J* PCOPPER只能跟一个焊盘进行组合.

该用户从未签到

80#
发表于 2009-1-2 21:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:38 编辑 ) H% t5 Q0 z6 G
2 ~7 ~5 Q6 w7 X6 B: }
在BGA拉线出来的时候,假如BGA球间距为24mil时,PAD为13时,我用4/4拉线出来,会出现很多的安全间距问题,在PADS里还没有想到很好的解决方案,只能通过将焊盘改小一点或者走完线后将间距改小一点来解决,不知楼主有什么好的解决方法
: c% k( z+ G3 v4 ~$ `% A9 r( p& O: n
jimmy:5 B3 t. s5 G. y: b8 s# S
$ T4 f3 _) o$ x
不知道你的安全间距值设置为多少?如果你是用4/4拉线,将间距改为4mil就可以了.

该用户从未签到

81#
发表于 2009-1-4 11:57 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:40 编辑 * I$ w* \* [" K; ]3 g: E0 u
请问做单面板元件库时1 E' ]  X+ M9 E* n. ?# P7 J( q
元件面的丝印和焊接面的丝印分别放在哪一层?
) ?; }+ f8 M6 G3 s# j( F一些注解文字放在哪一层?
. M1 U! k" D( h: s. ~  U2 o
3 D6 J& X/ P8 k) o0 ?jimmy:/ r& ^$ x. }6 ]( y6 w3 r
, ^) }9 S' Q' f/ [% Y6 F
丝印统一放在all layer层: n. e% ^8 [4 j  M. e
元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层
, F) s$ z# _+ P) ~+ s; H) D( g: [# b9 G, i/ o; ^8 p3 ~
注解文字指的 ...
/ _' I! c# @, S% D5 Z+ n! e: q' `中原一水 发表于 2008-12-28 23:38
, j$ C# i* W( I. @! V
: ^1 c6 c0 Q1 L# k
谢谢!* f; s( m& B+ k
因为是单面板,所以同一个元件在顶层和底层都需要丝印,已经搞清楚了
2 L8 X+ A4 ], B4 p用2D线做在顶层和底层,或顶层丝印和底层丝印都可以
) Z2 }1 H) h/ F3 U. ~出片时需要注意就可以了
7 a3 q0 q4 F  L" X文字一定要在丝印层,不然很麻烦.
  x# j" [) M# {2 W0 |5 v
" B' o7 T; s. I+ U3 j: j. M+ Vjimmy:
/ c8 h$ L: b$ K0 q! e3 C 6 P! Q3 s/ r7 n2 F
那就统一在顶层丝印层和底层丝印层再用2D线再画多一次元件丝印就行了.. X7 |& k6 d$ F/ _$ W6 N- s" o; @
( y* H5 b0 |( W4 Q0 \
不过下次用这些元件画双面板或多层板时,要注意一下丝印.

该用户从未签到

82#
发表于 2009-1-5 20:53 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:41 编辑
# U- W0 ^# X5 n) t
2 m! e, A/ C1 O请问在PADS Logic中如何将VCC的端点形状变成T形的啊?谢谢
5 }# F! R4 M' C7 G- Z! Z0 E4 f) p1 _+ O% t2 H* n$ h
jimmy:
; `6 f; E: U$ U; ^: k1 p
+ [, F, o8 c& c! `" H1 B4 \请发图上来.

该用户从未签到

83#
发表于 2009-1-6 00:44 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:43 编辑 % F/ t+ r+ ^( `0 r
* g& Y& j; z( b% |2 w1 y
楼主!你好!: k' e0 c/ I: @. L
你有PADS2007电路仿真教程吗!7 a6 |9 n: s' M! w2 d
不是HyperLynx7
) K  U. @& F8 A% M% X5 g! h! q而是DxDesigner“听说它能仿真电路原理!”
0 ~+ d1 v: @: q0 G
6 y# _* f2 Q. S; n- I3 p; h
* l) \; t& G. G$ Tjimmy:
& B5 A* N' U4 u - u0 T8 `  z+ ^2 _# s/ U4 O4 M
我没有DxDesigner的资料.7 Q2 W3 Y: {# T

- J: V- z* I  p% ~建议你联系比思电子(PADS的华南地区代理商).

该用户从未签到

84#
发表于 2009-1-14 16:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-14 22:09 编辑 . c- z# @. ?+ x3 f5 w5 w0 x
! }/ {- P5 [  D% D9 R0 P. y1 L
楼主,我是初学者,发个POWER PCB的视频吧
2 Y2 K0 u/ `7 a& j
' P7 z, e+ E2 G2 w# ?. zjimmy:. D4 O7 F$ H6 H) Z
" |& U7 p5 x  T9 \
你很懒
+ H( J7 F: }" `) |. y( v  B4 `+ SPOWERPCB视频教程下载:https://www.eda365.com/thread-874-1-1.html
头像被屏蔽

该用户从未签到

85#
发表于 2009-1-17 00:36 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

86#
发表于 2009-1-18 19:22 | 只看该作者
本帖最后由 jimmy 于 2009-2-13 08:48 编辑
  s) Y  O8 {* w/ H+ k! D1 f  r
$ G2 l" b2 u& N" i本人有群,都来加吧,不过要注明PCBLAYOUT

该用户从未签到

87#
发表于 2009-1-22 17:34 | 只看该作者
本帖最后由 jimmy 于 2009-1-22 18:22 编辑
: O( B2 X6 j8 U, g" B2 `4 l# ^+ C% h. w  u% r3 t
我在用ROUTER的时候发现一个问题。ROUTER只能按照飞线的指示来走线,这一点不如LAYOUT灵活。4 V, Z5 r- v) B8 c6 D0 ?
那种飞线只能指示连通性,对于电路性能,有时候需要在飞线内部之间改变彼此连接。
, J9 T' {1 |9 d1 q5 o5 ~6 W3 J1 x7 m* `+ A5 R3 v4 {, x
请教:这个问题是设置有问题还是因为本身软件就没这个功能?
- x6 S, F4 @( @' J, G6 p9 W( w: I+ H' o6 e  S, r% d
jimmy:
4 O& U6 S9 _6 s+ K) r' O9 S , N0 L: ^4 y6 Q+ [
在router里面布线是依据飞线(鼠线)的连接先后顺序来布线的。
% Y) e8 I0 B. C( d. V本身软件的问题。
7 F; T0 F' @; {& O
8 p2 ]$ P' d9 B9 ?( p: D这有它的好处也有不好的地方,不好的就如你所说。# z6 m; H% L5 I% ?, R' O
8 A, L2 X' D- i) q" S, [
好处在于做拓朴连接时比较有优势。等长线不会乱跑,会依据你的飞线先后顺序来连接。

该用户从未签到

88#
发表于 2009-2-1 15:56 | 只看该作者
本帖最后由 jimmy 于 2009-2-2 16:06 编辑
6 n, p( I0 W) N4 _! h7 S* v5 g  b* }7 Y6 F/ h$ u  X( h
提问:, b: y' W) k  k) L. p" z& I$ Y* h
1、在PADS中焊盘的阻焊层和助焊层怎么在设计过程出显示其性质???能否单独设置其值???如能设置推荐值设多少???
4 ?* `% |, f9 t2、LZ在上面提到,不开DRP走线,依靠设计和显示GIRD走,对于不同模块电路或者不同间距的器件分别设置再走线???有无推荐???
6 n8 M! A7 T& W' [$ w6 Z
) O2 G) X+ a  ]% Q4 N6 `, D/ C: ijimmy:9 S0 x! Z3 ~# X6 x0 ~' \- D" h% u6 `

9 P5 J  _4 }, Z3 X! j3 iA1、: [$ t) H- n8 N0 N# {. O% t2 C

9 W( ~1 J  ^% X, ~9 O4 Y可以在制作元件的封装时在PADSTACK属性中添加mask或paste的值,一般4-16mil均可(视PCB布局的密度而定,我常设置10mil)! z+ ~1 g% S" f% o8 m

7 _  g4 {& N7 G也可以在出gerber时,在Over(under)size Pads BY  ) ,里面填入你要加大阻焊的值,如10( w3 m0 \& v% e9 q1 ]  k% H

- ]" ?& T; ^% q" F/ j5 _
+ @" v( c: o% r# {& w/ iA2、比如4/8,5/10,6/12 ,25/50前面为设计栅格,后面为显示栅格。主要看芯片脚之间的间距而定。

该用户从未签到

89#
发表于 2009-2-3 15:16 | 只看该作者
本帖最后由 jimmy 于 2009-2-3 22:23 编辑 " Y% j! v8 v9 M' c7 ]- ]
! V% c8 D3 E! _3 L: y, X
楼主  我是个新手 在分割电源层是遇到点问题 我要把电源层分成两部分 中间那部分是我分好的1.4V其他区域作为3.3 但我却分不了6 ^0 E; a  h  s$ G, |8 M9 @3 {8 L
总是提示错误

: Y3 L3 M' f3 F! X# H' n; [
7 n* ~% t6 C, Q4 a5 O$ Y具体我应该怎样分割呢? 先谢谢了  % x: F! }+ t+ V
& y! F* |3 l/ k7 L5 A- A- s2 x
还有问下 楼主 你的分群号是多少: v0 ^) Q& h1 W7 V  u
# t" g4 M- f0 [8 {( F

! F3 y2 v2 z- S/ J, P; Z& d: [: {jimmy:  d& H9 W* w# @$ t2 S$ p2 j
8 O; Y, @# b  a9 d: S& o+ j2 F
分两种情况:
! c  N5 y* }* h$ o第一种,你将电源层的层属性设置为no plane或混合分割层(正片),然后在PCB中电源层将各区域的电源进行分割,先将中间部分进行画plane外框,然后灌铜优先性设为0,再沿着板四周画一个大的plane灌铜外框(3.3v),将此外框的优先性设为1,然后灌铜就行了。
0 Z8 R' f: L: N& ^' E' |9 ?(家里老爷机没有装PADS,所以无法给你图示)
) x6 Z8 j- \+ b( B- z& w
1 J0 t: @3 W' H, G  v第二种,CAM Plane(负片),在电源层用2D线画好分割线就行了。如下图:
( j$ I, P. ?2 R7 _+ w7 G' H2 b , U4 d8 h, q+ X. H0 \! T" t8 Q

. E% E' e6 z1 B! R * q* u) d" X- I5 C$ a
QQ群号:19421245(注明EDA365)限EDA365用户加入/

该用户从未签到

90#
发表于 2009-2-4 09:14 | 只看该作者
本帖最后由 jimmy 于 2009-2-4 10:52 编辑
3 J/ |6 [# A7 E; n5 H" U0 D4 S+ H1 g! H
谢谢 楼主  问题已经解决 以后还的向楼主多多请教2 e- Q6 b' _, n+ Q. K- Q: h
/ I1 s  q/ w* ?4 [
jimmy:
* d$ B# k, c9 A/ N ) e! ^# l4 C  ^& J
互相学习!共同进步!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-26 15:04 , Processed in 0.125000 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表