找回密码
 注册
关于网站域名变更的通知
楼主: jimmy
打印 上一主题 下一主题

★★★ 大家一起学PADS (一)★★★......【有问必答贴】

    [复制链接]

该用户从未签到

76#
发表于 2008-12-28 21:23 | 只看该作者

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?

pads logic 2005sp2 建元件库时 能用字母+数字命名pin number吗?
' m* W1 \7 }9 b# n* d' ~* v8 G9 {) q5 E( [* b1 l! P
jimmy:可以.
/ E$ B# \9 @) J4 [% P4 S
, `2 B. ~2 ]8 z$ d[ 本帖最后由 jimmy 于 2008-12-29 21:06 编辑 ]

该用户从未签到

77#
发表于 2008-12-28 23:38 | 只看该作者
请问做单面板元件库时
  [' R7 w8 W& j3 u元件面的丝印和焊接面的丝印分别放在哪一层?
0 S& c! q; \- k0 X7 O) E一些注解文字放在哪一层?# Y" @+ y% S( h/ s! S& F4 K; u- d
. c6 Z3 R, K% V4 _
jimmy:
& Y" ^) v& j; Z# d5 y/ ? % J1 x* ]* h2 r& u
丝印统一放在all layer层
" p+ X- m+ z" E* o! r元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层9 L/ m. o: a- s& B, n
! a( ^9 `) R7 O7 u
注解文字指的是?& c+ T% j9 ~" A/ F8 v: P- r5 {8 L; R
如果是板的编号或日期,可放在顶层丝印层.
; Z: g. {5 _% }9 \. ?. S也可放在底层丝印层.不可放在顶层或底层,除非有特别要求.( B- L5 V$ U! a' i; D0 n1 N1 g7 C: f
7 W3 ^( T+ }0 }/ g+ i
[ 本帖最后由 jimmy 于 2008-12-29 21:09 编辑 ]

该用户从未签到

78#
发表于 2009-1-1 12:30 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:35 编辑
6 y, g, o7 [: `3 c, b. D
8 h: h2 S( U; h* P- ~: w小弟刚开始学PADS,布双面板,一般走线时,先不走地线,等所有的线都连通之后,再将两面覆铜,将覆铜的属性设置为GND,即可将大部分地线连通。
/ K0 b0 I2 a7 D# C/ r8 c) L5 E( n; C2 ]5 b  w
这两天尝试用Router自动布线,发现每次执行自动布线后,系统会自动将地线也连通,连地线的过程中可能就多打了很多过孔,十分讨厌。因此请问有没有一种简便的方法,让Router自动布线时不处理GND网络(或某个特殊的网络)? ! w4 r, _. A7 s' b) w' E+ M
( v2 ?7 T0 W8 u3 P5 I
PS:我用的是PADS2007.2
8 j  t4 k  L' h, p2 T* H& F
8 {: }& ~" Q9 {' \4 D7 S7 mjimmy:& [  m1 h5 ^. m5 N( v) A& F
2 p0 E) d" k+ F* w+ R5 D$ q5 g- I( c
可以先把GND网格先扇出过孔,进行保护.再对其他网络进行自动布线.. G; g+ B6 G/ X2 E4 S

0 y% n9 Q" X4 h9 @! {* K如果你想很好的提高自己的布线水平,建议放弃自动布线.

该用户从未签到

79#
发表于 2009-1-1 18:05 | 只看该作者

Pads里怎么将多个焊盘和铜皮联合起来?

本帖最后由 jimmy 于 2009-1-11 21:36 编辑
4 `9 u8 C' r! V+ m+ o% G9 s+ Q0 x; n. K6 C2 b* y" s# X
我怎么弄都只能将一个焊盘联合上去,另一个怎么也
6 X' x0 y+ q, b) P. V# m/ l# A下载 (244.18 KB)$ O. X5 K3 P: d' G4 _
半小时前
2 r6 u4 c+ O8 K0 X5 I! d  @) l5 j- i# f4 ?3 l" `
不行,求助!!!!中间那个焊盘我关联不起来啊
$ x8 c* {" @# i: f& X7 U$ ]3 @4 H" m, C/ e- M
5 h' d9 a& M4 _) i: G/ {0 T$ O& S7 [
jimmy:
) N* o! ]8 a9 F   A9 P) H% {# G& ^
COPPER只能跟一个焊盘进行组合.

该用户从未签到

80#
发表于 2009-1-2 21:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:38 编辑
4 s/ L" I5 `0 N
  M2 d% O* U' v8 j1 e! ^" l在BGA拉线出来的时候,假如BGA球间距为24mil时,PAD为13时,我用4/4拉线出来,会出现很多的安全间距问题,在PADS里还没有想到很好的解决方案,只能通过将焊盘改小一点或者走完线后将间距改小一点来解决,不知楼主有什么好的解决方法- r6 f6 n, b' L% R0 \. j

# g  {! d" l: F: vjimmy:
+ \# n" m* q  f: a7 w ; r- x/ E, u3 r) @6 w  c; |
不知道你的安全间距值设置为多少?如果你是用4/4拉线,将间距改为4mil就可以了.

该用户从未签到

81#
发表于 2009-1-4 11:57 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:40 编辑 ) K) y7 f9 q1 X" e) T
请问做单面板元件库时
0 `0 j& x+ s0 y) U3 W6 [4 y元件面的丝印和焊接面的丝印分别放在哪一层?
6 @! x& Z; i  z! {: G0 ^/ A一些注解文字放在哪一层?
% m* ^+ @+ r& c- _
! o7 Z. d$ U- `! O/ ojimmy:
( ]! E! N6 m9 u9 w- V$ ^$ p" G2 i; f/ W" C5 C3 ]
丝印统一放在all layer层; k# E+ `4 K/ Y7 @
元件布局时,直接按F进行布局,丝印会根据你所放置的层而换层
: p6 [' e' I5 t: M0 a
, ?6 C' X# p% Z& R* z注解文字指的 ...
6 p( y; Z( A8 N+ b中原一水 发表于 2008-12-28 23:38
1 ~- c6 O8 Q( p/ s1 ~
: E& r1 F* ^0 L4 n2 |4 U4 S! M$ M  _
谢谢!
# y: [+ V2 ]$ f8 X因为是单面板,所以同一个元件在顶层和底层都需要丝印,已经搞清楚了1 h! x/ h1 z1 w! K. Z
用2D线做在顶层和底层,或顶层丝印和底层丝印都可以+ i6 w1 m* W( _6 ]
出片时需要注意就可以了: }, k( |0 r9 v: t
文字一定要在丝印层,不然很麻烦.  q* c" o" f$ o+ ?3 b4 \

. F3 e% H, J; m& E% w/ Ljimmy:! N6 G0 A+ j5 O7 X2 `

. d& N6 L4 _% @  X" Y  }7 e6 S那就统一在顶层丝印层和底层丝印层再用2D线再画多一次元件丝印就行了.
( z' p- p5 H4 ]: x ) |$ N0 U' a% z" i. h7 [
不过下次用这些元件画双面板或多层板时,要注意一下丝印.

该用户从未签到

82#
发表于 2009-1-5 20:53 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:41 编辑 * P; g$ P: U" F" h1 G& k) q
0 y! ?4 |' g' \6 A. B! r! P3 D
请问在PADS Logic中如何将VCC的端点形状变成T形的啊?谢谢, g9 J9 K# u: O' d4 t6 A

' U, v; i: Z4 |) B. ?$ \: Jjimmy:
) J5 w2 ?$ }+ a3 g
( Y  L' L8 Y. r1 E+ ~8 z2 y& D' q0 H请发图上来.

该用户从未签到

83#
发表于 2009-1-6 00:44 | 只看该作者
本帖最后由 jimmy 于 2009-1-11 21:43 编辑 ( h: ~0 C5 @) `; ]$ R0 P( P
' s; N  u/ ]+ Y$ _4 I
楼主!你好!2 [) H; a0 E, c& j5 U
你有PADS2007电路仿真教程吗!: y0 }* `) E5 d4 Y. v" `
不是HyperLynx7
2 k/ W- u- M5 X# z" f  E% X而是DxDesigner“听说它能仿真电路原理!”. `* W* B. d* Y5 p# e; \: _! d
; F/ ?2 c" X8 H; z
7 H# ?% w% \; B9 ?5 \
jimmy:
; `5 f: g. u5 W; A 5 T. L* M: @& g. x1 k' ^4 \
我没有DxDesigner的资料.# f/ v9 {$ O/ u# r9 D9 v+ u* T

& O' k9 i/ r8 T  _建议你联系比思电子(PADS的华南地区代理商).

该用户从未签到

84#
发表于 2009-1-14 16:02 | 只看该作者
本帖最后由 jimmy 于 2009-1-14 22:09 编辑 6 b+ Z' ]) a1 c1 t. i
3 D" |/ s: i3 [+ {; i
楼主,我是初学者,发个POWER PCB的视频吧; r- |, T8 j# H3 c2 B0 Q
' c8 ^6 K. n+ @  _5 k# Y
jimmy:  {1 n+ @8 _. k8 V5 b5 x
4 H8 F; I4 D7 ~; e' f8 W1 b5 y1 k
你很懒' L; L- T" g3 X4 O+ j
POWERPCB视频教程下载:https://www.eda365.com/thread-874-1-1.html
头像被屏蔽

该用户从未签到

85#
发表于 2009-1-17 00:36 | 只看该作者
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

86#
发表于 2009-1-18 19:22 | 只看该作者
本帖最后由 jimmy 于 2009-2-13 08:48 编辑 3 n6 C! W: B5 o  A( a$ N' s

8 ~+ d4 X+ k3 V; u; l+ N本人有群,都来加吧,不过要注明PCBLAYOUT

该用户从未签到

87#
发表于 2009-1-22 17:34 | 只看该作者
本帖最后由 jimmy 于 2009-1-22 18:22 编辑
$ l. G. I# s# z3 u& j" m1 @- H
4 q, @8 H& E2 O5 p+ Y# a9 b- Z$ M我在用ROUTER的时候发现一个问题。ROUTER只能按照飞线的指示来走线,这一点不如LAYOUT灵活。
( a+ F: e% w  h' R& z$ S( u7 u那种飞线只能指示连通性,对于电路性能,有时候需要在飞线内部之间改变彼此连接。
6 |+ ?8 j: r6 V) D. c/ h1 W! u8 U) o! t" Z5 v' _# r) R# R
请教:这个问题是设置有问题还是因为本身软件就没这个功能?
6 I4 F  r- J* t& \, Y/ p+ ]: T1 Z% Q/ M/ q
jimmy:* N8 N4 s1 t% ~% l

+ y! {$ S" F0 H4 Q. ]& _+ Z在router里面布线是依据飞线(鼠线)的连接先后顺序来布线的。8 u( |1 f5 M% e# s- }8 j
本身软件的问题。" F" Y! V' c( W" m4 ?7 x- g
/ k7 H" i2 P* ]# K
这有它的好处也有不好的地方,不好的就如你所说。
& ?' b6 ~( H" x/ B5 w 7 l, }1 S8 b0 T( o
好处在于做拓朴连接时比较有优势。等长线不会乱跑,会依据你的飞线先后顺序来连接。

该用户从未签到

88#
发表于 2009-2-1 15:56 | 只看该作者
本帖最后由 jimmy 于 2009-2-2 16:06 编辑 3 m  x6 V) M- [0 W5 j' i# \
. ?" d) m- O( a" Q) w% W
提问:
& U$ T# Z4 e" o/ z% `1、在PADS中焊盘的阻焊层和助焊层怎么在设计过程出显示其性质???能否单独设置其值???如能设置推荐值设多少???$ S1 D) V. Y1 ?* U% d% |' G0 h
2、LZ在上面提到,不开DRP走线,依靠设计和显示GIRD走,对于不同模块电路或者不同间距的器件分别设置再走线???有无推荐???8 v8 T4 u: u9 J9 R

9 V& A/ `, q5 U) r8 ]' F, @% Qjimmy:7 l( D- B# \" \
1 g1 y$ h: X/ ~: T* z. m8 |3 n/ A" Q6 `
A1、1 ]( h. G+ \) \1 ]$ W  N3 R5 C
% C, D$ F5 ]! k) R
可以在制作元件的封装时在PADSTACK属性中添加mask或paste的值,一般4-16mil均可(视PCB布局的密度而定,我常设置10mil)
$ ]  ^; E: G+ }/ |8 O2 u5 u6 g. X
# f* W+ T/ r: p. o" J9 s: w& ^8 J也可以在出gerber时,在Over(under)size Pads BY  ) ,里面填入你要加大阻焊的值,如10# d( Q4 r4 i6 _# O/ t

. T8 v, u" k2 A) _
7 @" R$ y2 d+ A. n, e0 n: ]A2、比如4/8,5/10,6/12 ,25/50前面为设计栅格,后面为显示栅格。主要看芯片脚之间的间距而定。

该用户从未签到

89#
发表于 2009-2-3 15:16 | 只看该作者
本帖最后由 jimmy 于 2009-2-3 22:23 编辑 / e" v3 n) d) ~8 Y3 C

' V" j) e0 _: l4 n4 f 楼主  我是个新手 在分割电源层是遇到点问题 我要把电源层分成两部分 中间那部分是我分好的1.4V其他区域作为3.3 但我却分不了
& `; j. s7 z4 Q& R: F" [+ C总是提示错误

2 i3 X9 ?( l: r8 G
1 q% Y3 Y0 ~: M3 y4 U+ O3 t3 |具体我应该怎样分割呢? 先谢谢了  
8 b$ Y7 X3 w; {5 w
$ X. z9 t1 M- d还有问下 楼主 你的分群号是多少/ @( _- {8 U: v- F" K/ A
# A/ j# E% L# p. K; |' G7 Q) d

$ Z8 n& U9 m; G4 }jimmy:" @* l5 h1 G5 d( y* O
+ i& ?- M  j; h; v
分两种情况:; u! B6 d7 t3 d* x
第一种,你将电源层的层属性设置为no plane或混合分割层(正片),然后在PCB中电源层将各区域的电源进行分割,先将中间部分进行画plane外框,然后灌铜优先性设为0,再沿着板四周画一个大的plane灌铜外框(3.3v),将此外框的优先性设为1,然后灌铜就行了。1 b. c% d5 \( k3 w
(家里老爷机没有装PADS,所以无法给你图示)
9 b7 Y; v, e* C  z/ I / C2 s/ n+ F" \0 A
第二种,CAM Plane(负片),在电源层用2D线画好分割线就行了。如下图:6 E, M0 q9 u6 B6 F6 l

  J% N4 s4 @2 ]) S, G" d2 z
5 k7 M8 J4 e0 b* b- c8 L! b 4 l5 k: L$ t1 ]. r' ~
QQ群号:19421245(注明EDA365)限EDA365用户加入/

该用户从未签到

90#
发表于 2009-2-4 09:14 | 只看该作者
本帖最后由 jimmy 于 2009-2-4 10:52 编辑
7 l) b0 T9 [, H- z; C  S) r
8 A* \0 D" J( f5 Z谢谢 楼主  问题已经解决 以后还的向楼主多多请教1 u4 M7 r' n% q1 k* u! r
2 |; o1 R0 L5 f4 ?4 m* r
jimmy:, O$ J/ m4 v# J6 o9 U: E

8 k5 p2 {( }* ?互相学习!共同进步!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-1 20:46 , Processed in 0.140625 second(s), 22 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表