★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman · 发表于 2008-10-27 20:33

本帖最后由 jimmy 于 2009-1-22 18:25 编辑

用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:

元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

把相关层的color打开就OK了

luobin123 · 发表于 2008-10-27 21:05

本帖最后由 jimmy 于 2009-2-4 09:08 编辑

问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。

jimmy:

在router软件里面进行。

wangsong117 · 发表于 2008-10-28 08:53

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman · 发表于 2008-10-28 12:19

谢谢我试试

jimmy · 发表于 2008-10-28 20:58

原帖由 hanicesnow 于 2008-9-24 14:53 发表
5 s x( A3 f/ W8 Q1 m2 T! D我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
% b+ Z. Y: G. _原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy · 发表于 2008-10-28 20:59

本帖最后由 jimmy 于 2009-2-8 12:09 编辑

原帖由 hanicesnow 于 2008-9-24 14:53 发表 8 h* i: M( |* |, ]0 {
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,5 A5 M$ f' R+ z6 }4 ^
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

在ECO对比的时候，要选上UPDATE。

EGND网络被删除是因为你在原理图没有连接此网络。

jimmy · 发表于 2008-10-28 21:01

已有QQ群：28326856

jimmy · 发表于 2008-10-28 21:03

自建封装方便管理，标准化。

jimmy · 发表于 2008-10-28 21:03

多请教高手吧

好的设计习惯不是能用文字表达得清楚的。

就像好的生活习惯一样

jimmy · 发表于 2008-10-28 21:05

原帖由思齐于 2008-9-26 10:59 发表
, C7 T8 e, O# z) D( T% P1 f* V1 s) F钻孔对问题8 ^9 v: E- \9 \: B
看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
! t5 R0 {( Y: r. ^还有个“地”的问题$ Z2 x; L6 W; V
手机中有模拟地和数字地，它们是布在同一层还有不 ...

这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy · 发表于 2008-10-28 21:09

原帖由 loveineda 于 2008-10-10 13:18 发表 5 o4 O% I' x& _& c3 j$ y
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！7 P8 s- t0 r& Y9 U
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
8 M* b' Z0 e9 m0 b: t" y3 T% } _这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy · 发表于 2008-10-28 21:11

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
* t, y: b+ D/ K6 y8 JValue值显示问题; I! o* ^% I4 \# {9 U' s
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
, I. b! ^1 ?7 q; ^" ?2 W9 U( Q# U4 V我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；3 ]6 d. D# q! Z! S& Q. X z Z8 v* s
关键是我最开始导网表是没在后面 ...

用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy · 发表于 2008-10-28 21:15

原帖由 古域清流 于 2008-10-22 20:07 发表 7 x' Q; A5 T+ n: L- _. N% @! x
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
. R+ D7 n* {3 ?4 I4 @% x0 Jpin discrepency decal gatefor gate number# ( p. |( E- a1 a( v6 O
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

请用默认设置。

jimmy · 发表于 2008-10-28 21:17

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
% _9 y9 [7 N; [! z! F. s4 z% l求助:网表问题
" v8 Q. m) q' q O- q+ z J( Y重新装了下电脑结果,输出网表时提示 : . v+ D+ B. v. Z* H
Design Name: D:\资料\复件 FINAL.DSN3 J5 `5 d0 w1 A! }4 G8 S
[FMT0012] Can't open first output file) c# ]4 T6 V$ P1 O
#各位碰到过没有,帮忙啊,先谢谢拉!
1 Q e( h9 Q9 H2 w* ` a8 u, M: Z. T
斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy · 发表于 2008-10-28 21:18

原帖由 qisaiman 于 2008-10-27 20:33 发表
. E/ n8 {4 x( [. J5 ]# F用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。

帐号		自动登录	找回密码
密码			注册

★★★ 大家一起学PADS （一）★★★......【有问必答贴】

封装转换问题

回复 16#

点评

回复 18# 的帖子

回复 7# 的帖子

点评

回复 8# 的帖子

回复 4# 的帖子

浏览过的版块

推荐内容 /1