★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

# A* ~  T# z* p) Z
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:

元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。
: h  H% s" K8 z$ H5 @: I
2 F" C, c/ V& v把相关层的color打开就OK了

luobin123

问过简单的问题。。Layout中不是有自动布局和自动不线吗？
. @% t& r/ g0 N0 o4 f, C7 k但我没找到自动布线在啦。。麻烦版主指点12.。。
; j! }+ k9 v  o9 d, P
3 K' B( E* p: Y! @5 k8 t: V' X; @
: [$ W$ l, v3 n  D, l; u/ N# mjimmy:

在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。
+ i7 S/ X) @. _1 ^( o; }* o
你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
" e% O$ l* K3 q. S! _原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

  g8 {0 ~+ @8 l! GEGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
' P6 F2 O# V3 _, j7 r4 m原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

在ECO对比的时候，要选上UPDATE。
; t# E* h3 y0 J' T

EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
' p( }  z0 Y$ Y; R- ?
) @' E" l9 ]7 |( N( h4 q9 C好的设计习惯不是能用文字表达得清楚的。
) |2 M1 A  S2 U. [0 [9 m" I, A  ~
) A  z/ f! L; b7 ^1 d就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
+ P8 k( Q- _; a+ S, B2 ]钻孔对问题
5 c0 z, Q1 A& ?* y4 J, T看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
. A3 w$ \* W+ W$ `还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

# ]0 d2 U) e6 S. c; c. U: a9 G- r
! |4 ~, x8 i* O/ L+ |2 C这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
) o  O3 ~, J; R8 s9 f- N3 f初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
8 c& t9 Y. W! T" h) t" S可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

1 L4 d$ P3 o9 `" G  v( a9 p" `) f
" ]$ U' p5 U+ x( g: F, y5 F$ i1 e$ F2 c那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

4 a* `4 ^$ V$ x6 V我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
: w/ [; k) k8 {) A( `8 kValue值显示问题
/ t+ ?4 F8 Y9 W6 u5 L9 z: `: y- a9 Y* `: @最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
关键是我最开始导网表是没在后面 ...

6 ~6 P0 c& p/ v" j9 b9 x5 K
用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
% |+ d$ [- d1 C0 h5 i, L( j请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
9 P. Z" y8 y, J& F) O/ J  G" i5 \pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

9 x& F& O  a* c3 O4 C! J) v8 k
可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
/ k9 B7 x; ]! X5 ?- `$ R, b; H4 r求助:网表问题
重新装了下电脑结果,输出网表时提示      :
+ ^, i" x8 R2 V) n" WDesign Name: D:\资料\复件 FINAL.DSN
; K0 J! [7 }. H& h9 u/ M[FMT0012] Can't open first output file
#各位碰到过没有,帮忙啊,先谢谢拉!

3 F1 {% U$ O8 b" A6 i斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
! }* B: Y$ i3 I; h- ?1 m用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。