★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

( R! }5 r# r3 b7 T/ C4 x1 c, G用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

5 }7 w( h+ E2 x+ x9 Cjimmy:

2 e) z' H# f7 `: c( g" V: y6 O元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

把相关层的color打开就OK了

luobin123

3 c0 |! m. W) O
0 P5 f; n! w1 r) i# X" b问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。

1 {9 ?( e; K$ @& ^' A' S- _
/ ~2 L# x9 G# J& M) b* y" ]jimmy:
+ M1 e3 P4 g9 ^; O+ q' ]/ L& W8 h; o
8 H  U$ I( A7 v! C在router软件里面进行。

wangsong117

封装转换问题
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
% K3 [; n7 @1 }我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
$ E$ |# _& |' u  w4 r- Z原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

) I- l, T' ^3 }0 D; m
对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。

EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

: S0 B. ^$ i  W! [
在ECO对比的时候，要选上UPDATE。
8 L7 P7 Q# F" w. x- ^: Z

3 F! ^3 ]# R2 y% ]4 rEGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
5 ~$ d2 f( ?9 t# E0 t+ k; y
4 Y, B1 e3 h- S! @% ?) Q& k好的设计习惯不是能用文字表达得清楚的。

: m- K- a* }" Y/ @- x8 b就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
% N) o) d2 b- q4 t) I钻孔对问题
9 w* I8 X% r  Z9 o3 I* r5 m看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
手机中有模拟地和数字地，它们是布在同一层还有不 ...

这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

: t" W" J& t0 l模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
, L' U: C* j+ X  M2 y8 c0 }8 l可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
8 ~9 a0 O, l5 A" e! o. Z& F4 |1 u这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

) g; s3 I/ i* _- Q4 @) u
那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

8 e3 i. R( i/ t8 x我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
- r/ j: n, u3 k9 x  w关键是我最开始导网表是没在后面 ...

8 }1 ?6 p& n% m, q7 r3 S
0 A3 g* ]& `( ]$ w$ t; |! P用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
9 f  A( |: y: |8 X1 ?pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

9 a4 u9 y  o' F8 R2 p" s
1 {+ i% {3 w1 u  B) E: g; C
9 \" g' y4 T  |, w可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.
) A/ t$ f3 e5 v6 J
请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
) W$ `+ U; {2 H' b3 {. o重新装了下电脑结果,输出网表时提示      :
5 A; l% W+ a/ \5 w' n  C, d* KDesign Name: D:\资料\复件 FINAL.DSN
[FMT0012] Can't open first output file
#各位碰到过没有,帮忙啊,先谢谢拉!
6 |0 g( ]/ p( _  S
斑竹救命

请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

" X. a* f. ?* G6 r- |0 F因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。