★★★ 大家一起学PADS （一）★★★......【有问必答贴】

qisaiman

( l3 m2 W% Y4 @8 ~6 }用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

jimmy:
9 r, p3 ]% ^3 ?+ s8 _
" n' T; ?, s+ t; E- k; M6 l2 C元件库的外框设置在丝印层，你没有打开丝印层的color ,所以不可见。

把相关层的color打开就OK了

luobin123

1 g8 c. F5 ]2 Q5 j2 _, @8 W9 A9 y
问过简单的问题。。Layout中不是有自动布局和自动不线吗？
但我没找到自动布线在啦。。麻烦版主指点12.。。

. M' b7 B( k! t5 I7 i% C6 t+ Q
jimmy:
, j5 ~4 J4 {# F: T) P8 H
( B6 S& O1 H, \7 Q$ Z在router软件里面进行。

wangsong117

封装转换问题
9 e) u& ~2 f# E, x用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。

你封装外框所在层的颜色可能设置的是黑色,和底色一样,随意看不到~
改一下丝印层的颜色就可以看的到了吧~

qisaiman

谢谢 我试试

jimmy

原帖由 hanicesnow 于 2008-9-24 14:53 发表
" ^- Z  W9 g, `& H我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

' n6 _0 D+ E2 O7 k, T
" B$ A5 I  t( j3 s) l+ y/ z/ O2 p对ECO对比时还要选上UPDATE，这样就可以将PCB与原理图一一对应。
2 c% S2 w5 {  d$ V) S
EGND网络自己删除了是你在原理图上面没有进行连接。

jimmy

' t8 k6 [: D: c4 ^7 s

原帖由 hanicesnow 于 2008-9-24 14:53 发表
* g0 q; u; ?2 A- _我用的是2007,别人用2005设计的板子,我用2007打开这个板子,用ORCAD10.5输出网表,再导入到这个板子中,
原理图中更改的地方在PCB中没有显示.为什么啊.请楼主帮忙.为什么还将EGND网络自己删除了.这不是白改原理图了吗, ...

6 r0 D0 t: U. m, t
# q% K* H7 p8 [& N/ `" B在ECO对比的时候，要选上UPDATE。


. Q4 o; e1 T! E0 h& K* ?2 r' `EGND网络被删除是因为你在原理图没有连接此网络。

jimmy

已有QQ群：28326856

jimmy

自建封装方便管理，标准化。

jimmy

多请教高手吧
( o, D; T2 G. \/ l, @) b7 V* y
好的设计习惯不是能用文字表达得清楚的。

; \# o5 i2 x+ y! x# k- U4 N就像好的生活习惯一样

jimmy

原帖由 思齐 于 2008-9-26 10:59 发表
钻孔对问题
1 O7 L1 y: R9 K1 q* Q% P  n看到一般的PCB,都设有有限的几个钻孔对,如8层板,设1-2、2-7、7-8、1-8，可有些信号只到3层，或4、5层的，什么也要用2-7的钻孔呢？
还有个“地”的问题
2 a( y: b! k' `+ t手机中有模拟地和数字地，它们是布在同一层还有不 ...

& o- J& Z4 S$ _7 [; O5 V这是盲埋孔常识。相关的资料可到群共享下载（PADS手机盲埋孔设计资料）

模拟地与数字地分开，最后在单点接地这是老生常谈的经验，相关资料可在论坛上面找到。

jimmy

原帖由 loveineda 于 2008-10-10 13:18 发表
4 n+ w6 V6 n3 G9 ?" [8 y" E& @初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

+ a6 J% c* M$ d' G4 s/ D+ k- d
那是因为你设置了安全间距不当的原因。比如你的FPGA的元件脚间距才6mil，而你的安全间距值设了10mil 或6mil以上，而又开启了DRP走线的话，当然无法连接。

) Z* K6 Q/ o; v: ?, a我很少开着DRP走线。都是设置好显示栅格和设计栅格好，利用栅格的功能来进行走线。很少修线。

jimmy

原帖由 maozhiqiang 于 2008-10-22 15:02 发表
Value值显示问题
! ^2 f& |9 z: G  l2 n. j1 A) S最近画了一块板，线也弄完了，最后时，老板要求出图制版是显示出VALUE值来，
我用allegro画的原理图，PADS布的线，现在板子布好了，想加进去VALUE值，却不可以；
' j7 O* b6 O% v  ]. J" ]8 N关键是我最开始导网表是没在后面 ...

) z  w( g8 |3 T+ O/ ^
- j8 M" n& ~) C0 _7 ^" M用ORCAD重新生成NET，再导入进行对比，更新是可以做到的。

jimmy

原帖由 古域清流 于 2008-10-22 20:07 发表
请问有尊敬的版主，我在使用LOGIC的时候，为什么不能接地？？按右键选地的时候弹出一个窗口,提示:
pin discrepency    decal gatefor gate number#   
还有就是我画线的时候可以在线走到一半的时候双击左键悬空,而 ...

. T/ B" P2 F+ k8 Q; V

$ y4 H  f! }/ Y- a9 Z- |  M7 ?1 W可以接地。画走线的时候按SHIRT+空格就可以了，TAB可以进行却换.

1 x2 f2 V1 C) r; V* F4 e" v请用默认设置。

jimmy

原帖由 maozhiqiang 于 2008-10-27 15:58 发表
求助:网表问题
; ]7 P3 b8 C  H: g% r- u% _% G4 m) f0 J重新装了下电脑结果,输出网表时提示      :
Design Name: D:\资料\复件 FINAL.DSN
; _! }/ G$ t- H1 R7 l[FMT0012] Can't open first output file
. E; y: q" F, J& n1 M; @( A#各位碰到过没有,帮忙啊,先谢谢拉!

斑竹救命

% \: K+ i* F! g$ Q
9 R0 o) p* r0 d6 H; ~# |请将FINAL.DSN改为FINAL.ASC

jimmy

原帖由 qisaiman 于 2008-10-27 20:33 发表
用的是4.0版本，转过来的pcb能够打开，不过把其中封装保存到库里，再编辑的时候没有外轮廓，不知怎吗回事，大家试试看，有没有这个问题。13260

' k0 h+ ~- x/ _7 K因为转过来的封装的2D线是放在顶层丝印层，而默认的显示顶层丝印层是没有设置COLORS的，你把顶层丝印层的COLORS打开就可以看到了。