★★★ 大家一起学PADS （一）★★★......【有问必答贴】

Audio_diy

LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
3 W. S. x5 a# i* `" `每次按照买的<<ADS 2005电路设计入门与应用>>建立元件库,但点击Check Part 自检时,报错.请指教!!

青虫

creat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

zltwin

由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

jimmy

原帖由 suguanhai 于 2008-11-26 22:17 发表
请教下楼主,这个PCB应怎样布局才好?新手不知如何下手

3 ?7 k& H8 B: _: z
1，先放固定件，如按键，输出输入插座，显示屏插座
0 T4 h% G; S3 A2，模块化布局。将与各接插件有连接关系的IC和相关元件靠近各接插件摆放
3，将主芯片，RAM根据电路连接关系（性能的重要性），比如居中摆放或是靠近相关的电路模块

jimmy

原帖由 yzl624358 于 2008-11-26 22:31 发表
qq群加不进去！

2 K6 |  n" b2 Z. R: k7 U6 r' W, [: T
9 O3 R) a" h" J/ W9 ?) i/ Q0 `人已满，请加入分群。

jimmy

原帖由 suguanhai 于 2008-11-26 22:38 发表
拒绝加入呀

, E; D- r: v+ [1 }, z% a, c主群已满，请加分群

jimmy

原帖由 Audio_diy 于 2008-11-30 14:06 发表
9 J/ b  i5 O% N0 W( K6 D LZ 你好!是一个初学者,目前遇到的问题是在PADS中做库文件的问题
每次按照买的建立元件库,但点击Check Part 自检时,报错.请指教!!

3 R5 K7 n! d$ M" w请将报错信息发上来

jimmy

原帖由 青虫 于 2008-12-2 17:55 发表
creat like union和make like reuse两个有什么区别creat like union在看过教程后，觉得和make like reuse很类似，真是这样吗？希望知道点的人讲解讲解2者之间的区别。

- P4 C) p! ]6 I8 B4 F$ L) p$ _两者不同。
. ^' Y+ h5 q2 @9 G
creat like union主要是用来布局时使用。比如有些成熟的模块化电路为了避免layout者将重要元件放到其他模块电路去，
2 I. ]- b/ ~; W8 A* B硬件工程师或资深的PCB工程师会将这部份成熟电路做成union,这样子可以避免新手布局犯一些常规的错误。提高布局效率和时间。
5 M7 l0 m/ S4 d7 _9 L
make like reuse主要是复用，比如有些RF电路是成熟，稳定，其他机型可以完全复用此电路布局和布线。所以常用成熟电路的布局布线做成reuse,方便下次复用。
; m6 c$ O- o1 E% m6 G+ G$ O
, k2 m2 ]8 x" R% v3 ^
1 j: F' ^5 E3 M8 i两者主要的不同点是：union主要针对新机型的布局，reuse主要是针对类似的机型借用以前的布局。
5 L: D$ f2 ?1 k1 H8 h- U" o; D2 J  {
2 K& {1 ?; i* K, ~5 ^) C如果是新机型，以前没有同样的电路，相同的布局布线，make like reuse就没有必要了。

jimmy

原帖由 beauty201 于 2008-12-3 17:54 发表
8 b( |, ]8 Y' R: ^5 c请问版主的28326856群为什么拒绝加入新成员呢

人员已满，请加入分群。

jimmy

原帖由 zltwin 于 2008-12-4 15:38 发表
7 m" A4 }. P% t( U. j由于层面比较多，如何在PADS 2007里面设置层面快揵键啊

" V" z) s$ f6 j4 u! g3 [
8 t% U8 T+ g5 [Ln

$ n( Q' U* M# g$ p; _4 En是你要切换的层

' j( d7 _$ ~& {# q0 k$ G% t比如你要切换到第3层，请输入：L3
, j. Y# H! g: c8 T- X然后回车

zangyongchang

原帖由 loveineda 于 2008-10-10 13:18 发表
5 E! s  u7 C7 A1 c) ^初次使用PADS，出现如图中央的问题，左边的电容和右边FPGA不能正常连接！
可能是我的走线比FPGA的管脚要粗吧，导致在DRP模式下，出现FPGA这边用非常细的线来连接
这个问题能在开DRC模式下解决吗，有的话，告诉我方 ...

我仔细看了一下发现，两个元件不在一个层，电容在底层BOTTOM。IC在TOP顶层

zangyongchang

那不是错，是正常的！

zltwin

由于层面比较多，想通过设置快揵键来查看各个层面，请问有没有这个设置啊