找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 31 

推荐主题

关于Xilinx调用IPcore 与 原语的问题 1人参与 abcde1234 2019-5-17 10:36 1 340 relchhiclty 2019-5-17 17:11
FPGA之slice篇简介-------xilinx 7系列 1人参与 attach_img pulbieup 2019-5-17 14:13 1 637 Demyar 2019-5-17 17:11
菜鸟修改FPGA中已配置的引脚经验 1人参与 A-Lin 2019-5-17 10:26 1 334 yxlk 2019-5-17 17:01
FPGA实践(五) PS用MIG调用DDR(上) 1人参与 attachment thinkfunny 2019-5-17 13:35 1 370 kinidrily 2019-5-17 16:59
简单谈谈FPGA的基本结构 1人参与 attach_img uiabluqp 2019-5-17 10:38 1 249 wu68aq 2019-5-17 16:58
到底怎样设计FPGA中的复位? 1人参与 Ferrya 2019-5-17 13:32 1 265 fanichicl 2019-5-17 16:56
你知道verilog 中不可综合语句有哪些吗? 1人参与 Allevi 2019-5-17 10:20 1 1074 gaoxings 2019-5-17 16:55
FPGA基础知识(三)UG902 接口 1人参与 attach_img mytomorrow 2019-5-17 13:57 1 275 kinidrily 2019-5-17 16:53
自学之路-------FPGA 1人参与 attach_img cpupygu 2019-5-17 14:55 1 202 helendcany 2019-5-17 16:51
关于FPGA设计的指导原则,你知道多少??? 3人参与 uqHZau 2019-5-16 14:23 3 355 ailian1000 2019-5-17 09:26
有个问题请教大神 2人参与 tobias 2019-5-16 13:34 2 237 Zedd 2019-5-16 18:47
哪位大神知道这个错误怎么解决啊?非常感谢 ! 2人参与 abcde1234 2019-5-16 13:16 2 176 Zedd 2019-5-16 18:44
Verilog_黄金参考指南 2人参与 attachment Ferrya 2019-5-15 15:47 2 199 xxh 2019-5-16 18:38
Cyclone V 资料——采用Arria V 和Cyclone V 精度可调DSP 模块实现高性能DSP 应用 1人参与 attachment House 2019-5-16 07:30 1 211 yxlk 2019-5-16 17:56
使用QII 常犯的错误你知道几个 1人参与 Taio 2019-5-16 11:01 1 365 kinidrily 2019-5-16 17:55
FPGA向PC网口发送数据,已按UDP封装,但用抓包工具找不到发送的数据包,怎么破啊? 1人参与 loveeatmore 2019-5-16 17:00 1 518 wu68aq 2019-5-16 17:55
Cyclone V 资料——采用Altera 全系列28-nm 器件优化功耗 和成本 1人参与 attachment House 2019-5-16 07:00 1 208 Demyar 2019-5-16 17:54
FPGA学习——等精度测频(很不错) 1人参与 Taio 2019-5-16 07:00 1 196 fanichicl 2019-5-16 17:52
Cyclone V 资料——Cyclone V Device Datasheet 1人参与 attachment House 2019-5-16 10:52 1 188 wu68aq 2019-5-16 17:51
opencl写的程序运行在FPGA上反而比CPU上差,为什么??? 1人参与 littlestupid 2019-5-16 16:58 1 232 Demyar 2019-5-16 17:49
PGA实践(四) 片上ARM运行程序 1人参与 attach_img thinkfunny 2019-5-16 10:30 1 194 yxlk 2019-5-16 17:49
如何区别AS PS JTAG 三种模式 1人参与 uiabluqp 2019-5-16 12:16 1 289 gaoxings 2019-5-16 17:48
Cyclone V 资料——Logic Array Blocks and Adaptive Logic Modules in Cyclone V ... 1人参与 attachment House 2019-5-16 10:53 1 171 kinidrily 2019-5-16 17:48
FPGA基础知识(二)了解HLS 1人参与 attach_img mytomorrow 2019-5-16 14:02 1 291 wu68aq 2019-5-16 17:48
fpga实用技巧分享 1人参与 attach_img Allevi 2019-5-16 14:16 1 157 helendcany 2019-5-16 17:47
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 00:22 , Processed in 0.234375 second(s), 57 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块