找回密码
 注册
关于网站域名变更的通知
查看: 266|回复: 1
打印 上一主题 下一主题

到底怎样设计FPGA中的复位?

[复制链接]
  • TA的每日心情
    开心
    2019-11-20 15:00
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-5-17 13:32 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    到底怎样设计FPGA中的复位?
    几乎每个FPGA设计都离不开复位,但很多工程师都没有真正关心过复位的设计。当你遇到一些奇怪的问题,也许就是由复位不当引起的。+ q8 @. Y) o2 c# J7 a% v& y
    对于同步单元,可以选择同步复位、异步复位或者不复位。有些人对不复位存有疑问,在ASIC设计中也许不行,但在FPGA设计中这个真的可以有。
    $ y9 w6 L$ h6 f+ u' o7 m
    游客,如果您要查看本帖隐藏内容请回复

    ; O. ]( f: u9 w: S( Y2 z. X
    - `( q7 c' y8 N, L' W/ r

    该用户从未签到

    2#
    发表于 2019-5-17 16:56 | 只看该作者
    回复看看隐藏内容
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-3 15:08 , Processed in 0.109375 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表