找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 9 

推荐主题

verilog黄金参考指南中文版 1人参与 attachment Ferrya 2019-5-15 15:51 1 299 wu68aq 2019-5-15 17:53
FPGA实践(二)连接片上ARM 1人参与 attach_img thinkfunny 2019-5-15 11:03 1 282 helendcany 2019-5-15 17:53
EE_FPGA基础教程vhdl系列 1人参与 attachment Ferrya 2019-5-15 10:59 1 199 yxlk 2019-5-15 17:51
在做了个最简单的IP核仿真时出现了个问题,locked输出管脚在时钟正常输出时还一直... 1人参与 sunygd 2019-5-15 16:44 1 213 gaoxings 2019-5-15 17:50
ALTERA FPGA 特殊管脚说明 1人参与 Taio 2019-5-15 10:54 1 400 kinidrily 2019-5-15 17:50
FPGA基础知识(一) UG998 1人参与 attach_img mytomorrow 2019-5-15 15:37 1 366 wu68aq 2019-5-15 17:50
在SDK编译环境下调用DMA实现FPGA片上PS 1人参与 attach_img pulbieup 2019-5-15 16:26 1 416 Demyar 2019-5-15 17:48
EE_FPGA_硬件手册 1人参与 attachment Ferrya 2019-5-15 10:58 1 284 yxlk 2019-5-15 17:46
Cyclone V开发板试用报告—— 简单的按键中断 1人参与 Taio 2019-5-15 10:51 1 306 fanichicl 2019-5-15 17:46
Verilog_教程 1人参与 attachment Ferrya 2019-5-15 15:48 1 259 gaoxings 2019-5-15 17:45
Cyclone V 资料——Cyclone V Device Overview 1人参与 attachment House 2019-5-15 11:07 1 274 kinidrily 2019-5-15 17:45
用OpenCL实现FPGA上的大型卷积网络加速 1人参与 attach_img uqHZau 2019-5-15 16:55 1 335 wu68aq 2019-5-15 17:45
轻松搞定FPGA之独立按键消抖动 2人参与 attachment Ferrya 2019-5-6 09:54 2 305 ailian1000 2019-5-15 08:55
转——J_smiason教你走进quartus全程设计(一) 2人参与 attachment House 2019-5-6 07:00 2 232 ailian1000 2019-5-15 08:51
Verilog学习小笔记3  1人参与 A-Lin 2019-5-15 00:05 1 312 wu6886 2019-5-15 00:56
FPGA设计实用经验总结 1人参与 A-Lin 2019-5-15 00:06 1 302 wu6886 2019-5-15 00:56
下载所需的威望怎么弄? 22人参与 新人帖  ...2 明月清_cluT6 2017-9-3 23:22 22 1274 qyh_717 2019-5-14 23:24
eda实验练习题 2人参与 attachment Diabloa 2019-5-14 17:24 2 220 Tony_zhang 2019-5-14 18:27
FPGA实践(一)用HLS将c程序生成IPcore 1人参与 attachment thinkfunny 2019-5-14 18:12 1 344 fanichicl 2019-5-14 18:13
请教各位大神,我用SPARTAN 6 FPGA来解析DISPLAY PORT 的AUX信号 1人参与 abcde1234 2019-5-14 17:39 1 256 gaoxings 2019-5-14 18:12
简单聊聊FPGA的一些参数——后篇 1人参与 attach_img uperrua 2019-5-10 11:22 1 731 kinidrily 2019-5-14 18:12
最经典的FIFO原理 1人参与 attachment Taio 2019-5-10 10:19 1 253 wu68aq 2019-5-14 18:11
有没有大神能解决一下,下载赛灵思DDR IP核程序过程中,同一个DDR.bit文件,下载到... 1人参与 cj223356 2019-5-10 11:01 1 248 helendcany 2019-5-14 18:11
教你如何判断自己写的代码是可综合的? 1人参与 A-Lin 2019-5-10 10:24 1 164 Demyar 2019-5-14 18:11
verilog新手误区 1人参与 Taio 2019-5-10 11:48 1 225 yxlk 2019-5-14 18:09
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 08:37 , Processed in 0.093750 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块