找回密码
 注册
关于网站域名变更的通知
查看: 401|回复: 1
打印 上一主题 下一主题

ALTERA FPGA 特殊管脚说明

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-15 10:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
ALTERA FPGA 特殊管脚说明

, k% H) n$ Z" n  I& f  F& q1 J: O3 @; D6 P! w( j4 v
脚名称
器件系列
使用模式
配置模式
管脚类型
描述
MSEL0
MSEL1
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
特殊管脚不能做用户I/O
All
输入
设置 APEX II、 Mercury、ACEX 1K、 APEX 20K 和 FLEX 10K 器件配置模式
MSEL1 MSEL0 配置模式
0      0    串行配置或使用配置器件模式1      0    并行同步模式
1      1    并行异步模式
MSEL
FLEX 6000
特殊管脚不能做用户I/O
All
输入
MSEL   配置模式
0     串行加载或使用加载器件模式,及MasterBlaster 或 ByteBlasterMV加载电缆模式
1      串行异步模式
nSTATUS
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
特殊管脚不能做用户I/O
All
双向
集电极开路
上电后被器件拉低,在5US之内,被器件释放,
(当使用一个专用配置器件时,专用加载器件将控制这个脚为低长达200ms。)这个管脚必须通过一个1K电阻上拉到VCCIO;
(APEX 20KE 或 APEX 20KC 器件为10K欧姆)
如果在配置过程中,如有错误发生,本管脚被器件拉;。
如果在配置或初始化过程中,有一个外部的信号源驱动本管脚为低,则器件进入一个错误的状态;
在配置或初始化之后,驱动本管脚为低,不会影响器件。但是,如果使用专用配置器件,驱动本管脚低将引起配置器件试图去配置APEX 或 FLEX 器件。
(详细见AN116中的配置时序)
nCONFIG
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
特殊管脚不能做用户I/O
All
输入
配置控制引脚:
由0-1的跳变开始配置,由1-0跳变则复位器件;当设定本管脚为0时,所有I/O为三态。
(详细见AN116中的配置时序)
CONF_DONE
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
特殊管脚不能做用户I/O
All
双向
集电极开路
状态输出:
在配置之前和配置过程中,器件驱动本管脚为0,一旦所有配置数据都被接收并没有错误发生,则初始化时钟周期开始时器件释放本管脚;
状态输入:在所有数据被接收后,本管脚为高电平,器件初始化,然后进入用户模式;
本管脚必须通过一个1K的电阻上拉到VCCIO
(APEX 20KE或APEX 20KC 器件使用10K欧姆电阻)
外部的信号源可以驱动本管脚为低,来延迟初始化的过程,当使用一个配置器件进行配置除外,
在配置以及初始化之后,驱动本管脚为低, 不影响配置器件。
(详细见AN116中的配置时序)
DCLK
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
-
1配置器件
2串行加载
3并行同步模式
输入
时钟输入,用于从一个外部信号源输入时钟数据进入器件,在串行异步模式或并行异步模式
配置中, DCLK应当被拉高,不能悬空;
nCE
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
-
All
输入
低有效芯片使能,本管脚使用低电平使能器件来允许配置,对于单芯片配置应当被固定为低电平,在配置以及初始化过程和用户模式,本管脚必须固定为低电平;在级联时,第一片的nCE接地,前一片的nCEO接后一片的nCE;
nCEO
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
-
级联
输出
当设备配置完成后被驱动为低电平。在多器件配置过程中,这个管脚用来连接后面器件的nCE引脚,最后一片的nCEO悬空;
FLEX 6000
I/O
nWS
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
1特殊管脚
2用户I/O
   
并行异步模式
   
输入
写选通输入:对于APEX II、 Mercury、ACEX 1K、 APEX 20K 和 FLEX 10K 器件0-1的跳变引起器件锁存一个字节的数据在DATA[7..0]引脚;对于 FLEX 6000 器件,一个0-1的跳变会引起器件锁存一个位的数据在DATA引脚。
FLEX 6000
1特殊管脚
2用户I/O
串行异步模式
nRS
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
1特殊管脚
2用户I/O
   
并行异步模式
   
输入
读选通输入:对于APEX II、 Mercury、ACEX 1K、 APEX 20K 和 FLEX 10K器件低电平表示在DATA7引脚输出的是RDYnBSY信号;对于 FLEX 6000 器件,低电平表示在DATA引脚输出的是RDYnBSY信号,如果 nRS 管脚没有使用,应该被固定连接到高电平。
FLEX 6000
1特殊管脚
2用户I/O
串行异步模式
RDYnBSY
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1特殊管脚
2用户I/O
1并行异步模式
2串行异步模式
输出
忙闲信号:高电平表示器件准备好来存取另外字节的数据;高电平表示器件没有准备好接收另外字节的数据。
nCS
CS
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1特殊管脚
2用户I/O
1并行异步模式
2串行异步模式
输入
片选择信号:nCS为低电平且CS为高电平器件被使能可以进行配置,如果只有一个芯片选择输入被使用,那么另外一个必须被激活,(举例来说:如果只用CS作为片选择信号则nCS必须被连接到地),在配置和初始化的过程中,nCS和CS管脚必须被处于有效状态,
CLKUSR
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1特殊管脚
2用户I/O
All
输入
可选的用户时钟输入信号:用在初始化过程中;
(注:在初始化过程中可以继续使用配置数据用的DCLK,或者切换到用CLKUSR)
DATA
FLEX 6000
特殊管脚不能做用户I/O
1配置器件
2串行加载
3串行异步加载
输入
数据输入:对FLEX 6000器件来说串行的配置数据是出现在DATA引脚,在串行异步加载方式下,nRS信号被锁存之后DATA管脚上出现的是RDYnBSY信号;
(详细见AN116中的PSA配置时序)
DATA[7..1]
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
1特殊管脚
2用户I/O
1并行异步模式
2串行异步模式
输入
数据输入:并行的字节流数据通过DATA[7..1]与DATA0输入器件;
DATA0
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
特殊管脚不能做用户I/O
配置器件
PS
PPA
PPS
输入
数据输入:在串行配置模式下比特流数据通过DATA0写入器件;
DATA7
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
1特殊管脚
2用户I/O
PPA
输出
在PPA配置方式,DATA的数据是被RDYnBSY信号通过电平触发方式在nRS信号已经被锁存之后写入;
(详细见AN116中的PPA配置时序)
INIT_DONE
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1器件级的使能
2用户I/O
All
输出
集电极开路
状态管脚:可以被用来指示器件已经被初始化或者已经进入用户模式;在配置过程中INIT_DONE 引脚保持低电平,在初始化之前和之后,INIT_DONE引脚被释放,被上拉到VCCIO通过一个外部上拉电阻,因为 INIT_DONE 在配置之前是三态,所以被外部的上拉电阻拉到高电平。因此监控电路必须能够检测一个0-1的跳变信号。这个选项可以在  MAX+PLUS II 或 Quartus II 软件中被设置。
DEV_OE
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1器件级的使能
2用户I/O
All
输入
此管脚需要在编译设置中设定才能实现第一功能,缺省是第二功能;
当本引脚被拉低,所有I/O都是三态。
当本引脚被拉高,所有I/O在正常的程序控制状态。
DEV_CLRn
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1器件级的清零
2用户I/O
All
输入
此管脚需要在编译设置中设定才能实现第一功能,缺省是第二功能;
当本引脚被拉低,所有寄存器被清除。
当本引脚被拉高,所有寄存器都处于程序控制状态。
TDI
APEX II
APEX 20K
Mercury
ACEX 1K
FLEX 10K
FLEX 6000
1JTAG
2用户管脚
All
输入
JTAG引脚。当被用作为用户I/O引脚的时候,
JTAG引脚电平必须保持稳定,在配置之前和配置过程中。JTAG引脚稳定性可以预防意外的装载JT

9 K9 W3 m- b$ j
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-2 17:34 , Processed in 0.140625 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表