Verilog学习小笔记3

A-Lin

Verilog学习小笔记3

8 N+ G) T  ^; o3 _4 ^可以通过在%和表示进制的字符中间插入一个0自动调整显示输出数据宽度的方式。
例如$display("d=%0h a=%0h", data, addr);
这样在显示输出数据时，在经过格式转换以后，总是用最少的位数来显示表达式的当前值。
5 J, {' z+ Y7 {& W文件可以用系统任务$fopen打开
" V  |$ |* J! n$ _. {9 Jhandle1 = $fopen("file1.out"); //handle1 = 32'h0000_0002
handle2 = $fopen("file2.out"); //handle2 = 32'h0000_0004
1 h, x2 {# D( T$ g1 m2 mhandle3 = $fopen("file3.out"); //handle3 = 32'h0000_0008
& i% h8 i4 o/ i4 v  v& ]系统任务$fdisplay,$fmonitor,$fwrite,$fstrobe都用于写文件
/ k$ T) x1 M* T& @' |1 V- I5 y& udesc1 = handle1 | 1; //按位或；desc1 = 32'h0000_0003
( V  _" k7 _; y, F4 @1 B6 w7 s$fdisplay(desc1,"Display 1"); //写到文件file1.out和标准输出stdout
desc2 = handle2 | handle1; //desc2 = 32'h0000_0006
$fdisplay(desc2,"Display 2"); //写到文件file1.out和file2.out
$fclose(handle1); //关闭文件
! ?1 v) R, N/ F+ F$strobe这个系统任务与$display任务除了一点小差异外，其他非常相似。如果使用$strobe，该语句总是在同时刻的其他赋值语句执行完成之后才执行。
always @(posedge clock) begin
a = b;
c = d;
end
, J' c% p( P% c! U) ^! i: falways @(posedge clock) begin
. C7 W( [5 \8 V* Q $strobe("Displaying a = %b,c = %b", a, c);
0 E; j7 Z% j* @* ~在上例中，时钟上升沿的值在语句a = b和c = d执行完之后才显示。如果使用$display，$display可能在语句a = b和c = d之前执行，结果显示不同的值。
7 Y- T8 M4 }* @# l$time可以返回一个64位的整数来表示当前仿真时刻的值，该时刻是以模块的仿真尺度为基准的。
$realtime和$time的作用是一样的，只是$realtime返回的时间数字是一个实型数，该数字也是以时间尺度为基准的。例如：
'timescale 10 ns/1 ns
; T! a: g! B. P/ u- dmodule test;
) f6 {7 [" D8 K9 K% sreg set;
, @0 |; `2 V: _( K: Cparameter p = 1.55;
- F/ L9 E: N; J  s+ }7 G7 Ninitial begin
. w5 ?2 d8 @7 V) ?1 K: A' C& f: Q% k $monitor($realtime,"set = ",set);
. z+ a0 N( s2 b* }8 p #p set = 0;
# \. b% Q8 V* c$ h* p, q/ p; S #p set = 1;
end
9 O/ ?4 H3 Z. }8 k. ?endmodule
输出结果为：
0 set = x
7 ]5 q; n8 g4 L: k: d3 p1.6 set = 0
0 l3 ^  z& q" |' r$ S2 w3.2 set = 1
; V$ S7 ^6 D& T- l系统任务$finish，或者$finish(n)的作用是退出仿真器，返回主操作系统，也就是结束仿真过程。任务$finish可以带参数，根据参数的值输出不同的特征信息。如果不带参数，默认$finish的参数值为1。
" L  f8 A/ w! d; z# |6 ^0 ^0 不输出任何信息；
1 输出当前仿真时刻和位置；
/ e  p( i2 x  a; E8 t' [2 输出当前仿着时刻、位置和在仿真过程中所用memory及CPU时间的统计。

wu6886

good