找回密码
 注册
关于网站域名变更的通知
查看: 158|回复: 1
打印 上一主题 下一主题

fpga实用技巧分享

[复制链接]
  • TA的每日心情
    开心
    2019-11-19 15:19
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-5-16 14:16 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    FPGA实用技巧分享

    7 p* s* _. g3 _技巧一:批量注释。在Q2 当前文本编辑框内,选中需要注释的代码,右键,选择comment selection。如果去掉注释,选中需要去掉注释的代码,右键,选择uncomment selection。& o) |! T6 q6 S$ _* r$ F4 x
    技巧二:FPGA IO总线操作。在正确理解FPGA IO总线操作前,先了解IO 硬件设计图如下:
    # J) ~& y- j( h1 W
    $ k% W) j9 P9 C4 v   从图上可以看出,外部信号输入输出共用一根信号线.内部输入信号直接连接;输出增加了OC门。所以IO线从硬件上可以表达3种状态,高电平、低电平和高阻。
    0 V+ d4 {! D6 u  X因此,IO总线操作技巧:关键技术在于:实体部分必须对端口属性进行申明,端口属性必须为inout类型,在构造体需要对输出信号进行有条件的高阻控制。9 E1 z! N4 E4 Y& N1 C' s
       bidir <= from_core WHEN oe=‘1’ ELSE “ZZZZ”;
    % ?7 p, ?# r+ T( V' I, C8 ?( j   to_core <= bidir;
    - p7 P- b" ^: u6 H$ edidir输入当着普通的in类型,而在输出时,需要加一定的控制条件,三态输出.问题的关键在于:如何确定这个条件?& ]8 y. l( c1 o. i, ]
    其实这个条件很简单,当FPGA输出信号(高或低电平)完成后,在取输入信号之前,先让输出高阻;否则影响输入信号。
    0 W; W+ G$ s0 q( C 掌握上面的原理,任何双向总线设计,你当得心应手!哈哈哈哈!
    3 t+ {5 c+ e/ t( {( u
    0 c5 j5 U+ |. G- B9 e9 a; C
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-3 15:07 , Processed in 0.109375 second(s), 26 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表