FPGA|CPLD论坛今日: 0|主题: 11266|排名: 30

推荐主题

1 ... 22 23 24 252627 28 29 30 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


vivado设计学习入门资料（一） 13人参与	Allevi 2019-3-29 09:39	13 747	infotech 2023-1-10 09:54
fpga 中时钟源引脚清零引脚输入引脚是那些？ 2人参与	duhe3hfu 2023-1-9 13:55	2 344	nocturne 2023-1-9 15:17
什么是竞争与冒险现象?怎样判断?如何消除? 3人参与	STGing 2023-1-9 10:12	3 382	Dollche 2023-1-9 13:58
什么是"线与"逻辑,要实现它,在硬件特性上有什么具体要求? 3人参与	dragongfly 2023-1-9 09:56	3 422	架海梁心 2023-1-9 13:30
FPGA实现出租车计价器程序 2人参与	zjsxuw 2023-1-7 16:17	2 323	taoyulon 2023-1-7 17:41
FPGA的查找表的原理与结构？ 3人参与	dragongfly 2023-1-7 14:55	3 361	架海梁心 2023-1-7 16:06
EP4CE6F17C8型号的FPGA芯片有7个专用时钟输入引脚，外部晶振是不是可以接其中的任... 2人参与	I_believe 2023-1-6 13:57	2 346	Nain 2023-1-6 15:18
与FPGA的HDL语言的层次概念？ 3人参与	STGing 2023-1-6 10:13	3 320	jack_are 2023-1-6 13:31
FPGA的专用时钟输入引脚可以作普通I/O口用么？ 3人参与	whatever_ 2023-1-6 11:13	2 311	aid4her 2023-1-6 13:23
Xilinx中与全局时钟资源和DLL相关的硬件原语是什么 2人参与	dragongfly 2023-1-6 09:54	2 338	zhi_hui_zhou 2023-1-6 13:19
FPGA烧录程序方式 3人参与	vingt 2023-1-4 11:24	3 291	Storm_change 2023-1-6 10:01
关于FPGA设计软件 5人参与	purpose_857 2022-12-30 09:37	5 324	lifuxin750824 2023-1-5 15:26
有关如何正确给FPGA的输入时钟和输出时钟分配引脚？ 2人参与	whatever_ 2023-1-5 14:14	2 327	someone 2023-1-5 15:25
FPGA中可以综合实现为RAM/ROM/CAM的三种资源及其注意事项？ 3人参与	STGing 2023-1-5 10:21	3 285	zhi_hui_zhou 2023-1-5 14:15
fpga 功能仿真代码覆盖率怎么测? 3人参与	duhe3hfu 2023-1-3 11:24	3 279	lifuxin750824 2023-1-5 13:49
FPGA设计中如何实现同步时序电路的延时？ 2人参与	dragongfly 2023-1-5 09:53	2 298	风吹过后 2023-1-5 13:22
FPGA不用的专用时钟输入引脚怎么处理？ 2人参与	li205212021 2023-1-5 09:51	2 306	aid4her 2023-1-5 11:20
什么是FPGA的时钟抖动？ 3人参与	dragongfly 2023-1-4 10:07	3 236	zhi_hui_zhou 2023-1-4 17:04
FPGA设计中对时钟的使用有哪些？例如分频 2人参与	STGing 2023-1-4 10:21	2 186	风吹过后 2023-1-4 16:19
CPLD与FPGA的专用时钟引脚区别？ 2人参与	aid4her 2023-1-4 10:04	2 245	we_happiness 2023-1-4 15:04
CPLD是并行计算的吗？ 2人参与	R_myself 2023-1-3 16:05	2 217	we_happiness 2023-1-3 17:30
锁存器（latch）和触发器（flip-flop）有什么区别？ 3人参与	dragongfly 2023-1-3 10:07	3 203	big_gun 2023-1-3 14:20
FPGA芯片内有哪两种存储器资源？ 2人参与	STGing 2023-1-3 10:27	2 199	Ele_insect 2023-1-3 13:34
stm32外接FPGA的问题 2人参与	whatever_ 2022-12-30 14:08	2 170	someone 2022-12-30 15:06
Verilog行为级建模 2人参与	521li 2022-12-30 13:43	2 209	Mcu_001 2022-12-30 14:58

返回

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-21 11:09 , Processed in 0.078125 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 30

推荐主题

推荐内容 /1

FPGA|CPLD论坛今日: 0|主题: 11266|排名: 30