FPGA设计中对时钟的使用有哪些？例如分频

STGing · 发表于 2023-1-4 10:21

您需要登录才可以下载或查看，没有帐号？注册

x

niubility · 发表于 2023-1-4 16:05

FPGA芯片有固定的时钟路由，这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候，一般不允许对时钟进行逻辑操作。

风吹过后 · 发表于 2023-1-4 16:19

niubility 发表于 2023-1-4 16:05( K1 o& D5 o- Z& D( Y3 E
FPGA芯片有固定的时钟路由，这些路由能有减少时钟抖动和偏差。需要对时钟进行相位移动或变频的时候，一般不 ...

这样会增加时钟的偏差和抖动，还会使时钟带上毛刺。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1