找回密码
 注册
关于网站域名变更的通知
查看: 346|回复: 2
打印 上一主题 下一主题

EP4CE6F17C8型号的FPGA芯片有7个专用时钟输入引脚,外部晶振是不是可以接其中的任...

[复制链接]
  • TA的每日心情
    开心
    2022-1-29 15:03
  • 签到天数: 2 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2023-1-6 13:57 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    EP4CE6F17C8型号的FPGA芯片有7个专用时钟输入引脚,外部晶振是不是可以接其中的任意一个?1 N& k2 `2 H/ Z0 U: q) X# k! m

    该用户从未签到

    2#
    发表于 2023-1-6 15:13 | 只看该作者
    是的,也可以连接任意I/O,如果做为全局时钟 的话,最好连接到专用的时钟输入引脚,另外,如果使用内部的PLL,最好连接专用的时钟引脚,一般的时钟专用时钟引脚做不了普通的I/O,只能做时钟专用输入或普通输入!

    该用户从未签到

    3#
    发表于 2023-1-6 15:18 | 只看该作者
    可以接有源晶振,差分时钟如果只用一个,另一个不需接地或接电平,以diffclk_3n为例,如果你选择作为你的系统时钟,表明该时钟是以下降沿有效的,可以多参考一些demo板原理图
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-7-21 15:43 , Processed in 0.125000 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表