FPGA|CPLD论坛今日: 0|主题: 11266|排名: 30

推荐主题

1 ... 25 26 27 282930 31 32 33 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


设计中用了2个EAB来实现FIFO, 如果不用EAB来实现, 要多少个LE才能完成？ 2人参与	dragongfly 2022-12-13 10:27	2 262	niubility 2022-12-13 13:28
vhdl代码综合warning 2人参与	Nain 2022-12-13 11:20	2 229	Nain 2022-12-13 13:20
怎样才能在设计时更好的使用 VHDL? 2人参与	STGing 2022-12-13 10:51	2 278	风吹过后 2022-12-13 13:16
关于Verilog波形的一个疑问 2人参与	purpose_857 2022-12-12 13:59	2 261	hfiwioq 2022-12-12 15:23
用FPGA控制AD采样，在输出结果不接入单片机处理的情况下，怎样才能看到AD采样的结... 2人参与	whatever_ 2022-12-12 11:02	2 290	fuu65iwi 2022-12-12 13:20
简谈基于FPGA的千兆以太网设计 4人参与	FPGA技术江湖 2022-2-17 16:18	4 370	瞪郜望源_21 2022-12-9 15:39
fpga io口逻辑电平，比如高电平，低电平是多少啊？怎么确定呢？如何判断该io口有没... 2人参与	I_believe 2022-12-9 13:55	2 264	R_myself 2022-12-9 15:22
1 个 EAB 等于多少个 LE? 2人参与	STGing 2022-12-9 10:33	2 288	niubility 2022-12-9 13:26
FPGA上电瞬间IO管脚输出的高电平怎么消除？ 3人参与	unfaithful2021 2022-12-9 09:44	3 799	fuu65iwi 2022-12-9 13:23
MAX+PLUS II 9. 6中怎么不支持EP1K10器件？ 2人参与	dragongfly 2022-12-9 10:21	2 229	tick_tock 2022-12-9 13:13
在FPGA开发板上为啥无法输出高电平 3人参与	peerless2021 2022-12-8 16:02	3 383	fuu65iwi 2022-12-8 17:08
LCD的通用驱动电路IP核设计 5人参与	A-Lin 2019-7-12 13:31	5 472	lifuxin750824 2022-12-8 17:01
FPGA -- 图像sobel运算 3人参与	uperrua 2019-8-16 15:10	3 501	lifuxin750824 2022-12-8 16:45
怎样用verilog语言关掉fpga开发板上的蜂鸣器的声音？ 5人参与	whatever_ 2022-12-8 13:54	5 339	purpose_857 2022-12-8 15:43
cnf 文件有什么用?能否自行删除? 2人参与	dragongfly 2022-12-8 09:49	3 307	架海梁心 2022-12-8 14:08
EPM7128 与数码管、键盘接口用不用驱动？ 2人参与	STGing 2022-12-8 10:28	2 224	jack_are 2022-12-8 14:00
如何检测FPGA工作不正常? 3人参与	hfiwioq 2022-12-7 15:54	3 292	Terran 2022-12-7 18:14
PGA下载时显示Error: Can't access JTAG chain是怎么回事啊，我的板子都换了两个... 3人参与	duhe3hfu 2022-12-7 13:55	3 340	fuu65iwi 2022-12-7 15:22
如何将 FPGA 设计转为 ASIC 设计？ 4人参与	STGing 2022-12-7 10:45	4 341	Ele_insect 2022-12-7 13:53
批量生产时, 是否要一个一个对 ACEX1K 的 PCB 的配置器件如 EPC1 进行下载？ 2人参与	dragongfly 2022-12-7 10:19	2 276	Dollche 2022-12-7 13:25
基于FPGA的数据采集系统的SOPC实现 5人参与	A-Lin 2019-8-16 09:33	5 467	jian20091097 2022-12-6 20:28
Xilinx_FPGA芯片底层单元的使用 5人参与	A-Lin 2019-8-16 13:42	5 454	16697087113 2022-12-6 15:55
如何使PC与FPGA开发板通过RS232进行数据传输，由FPGA接收来自PC的键盘信号，求指点 2人参与	whatever_ 2022-12-6 13:56	2 262	elephant_ 2022-12-6 15:25
基于FPGA的全帧CCD驱动设计 6人参与	Taio 2019-7-4 07:30	6 496	16697087113 2022-12-6 15:21
“ Enable Pull-up Resistor" 对 Flex6k, Flex10k, Acex1k 有效吗？ 3人参与	dragongfly 2022-12-6 10:26	3 284	jack_are 2022-12-6 13:44