在FPGA开发板上为啥无法输出高电平

peerless2021

在FPGA开发板上为啥无法输出高电平？
3 l+ l2 M. K( g, j. H, Q/ d

big_gun

没有高电平，难道输出都是低电平？那还有什么用处？肯定有io能控制的。

hfiwioq

查手册V(OH)。
在负载合理范围内，视供电电压不同而不同，视端口类型不同而不同。
一般3.3V供电，最常见的通用IO口（CMOS工艺），手册写端口输出高电平最低为1.9V，实际一般测量大多是2V多一点。
0 P- s8 C6 S6 P# y还有些特殊端口是VCC-0.4V。

fuu65iwi

你的输出管脚约束类型为3.3v-lvttl，这样的电平标准在cyclone 2的io中的确支持不到400mhz。 可以尝试将该输出约束为lvds。不过前提是你的io电压，以及你的硬件设计能支持lvds输出。