FPGA|CPLD论坛今日: 0|主题: 11266|排名: 30

推荐主题

1 ... 27 28 29 303132 33 34 35 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


FPGA工作时使用的时钟信号该从哪个口入 4人参与	whatever_ 2022-11-29 13:57	5 320	peerless2021 2022-11-29 15:20
分享一种改进型的时分多址的实现方法 3人参与	Colbie 2019-11-12 19:53	3 435	雪若寒 2022-11-29 14:18
modelsim 后仿真时需要用到 XILINX 的库 3人参与	dragongfly 2022-11-29 09:54	3 249	niubility 2022-11-29 13:47
PIN HSWAP＿EN 的作用，两种情况具体有什么不同呢？ 2人参与	STGing 2022-11-29 10:13	2 296	zhi_hui_zhou 2022-11-29 13:34
fpga中全局时钟与局部时钟理解 2人参与	nocturne 2022-11-29 10:58	2 299	I_believe 2022-11-29 13:19
关于FPGA的全局时钟和局部时钟的问题 3人参与	whatever_ 2022-11-28 13:58	4 302	aid4her 2022-11-28 15:25
什么时候用到 library_view 中的功能？ 2人参与	dragongfly 2022-11-28 10:28	2 279	Dollche 2022-11-28 14:09
利用器件的 IBIS 模型能否对器件的功能进行仿真？ 2人参与	STGing 2022-11-28 10:43	2 258	Maskman 2022-11-28 14:03
问个FPGA时钟频率的问题。 2人参与	Tdongxue 2022-11-28 10:13	3 261	duhe3hfu 2022-11-28 13:29
基于ARM 总线的接口实现 3人参与	uperrua 2019-7-9 15:46	3 541	雷北城 2022-11-26 17:26
基于FPGA的hdmi sil9136 IIC通信设计 3人参与	Taio 2018-10-29 10:01	4 1252	雷北城 2022-11-26 17:25
基于数字移相的高精度脉宽测量系统及其FPGA实现 3人参与	北二桥头 2020-3-27 15:42	4 515	雷北城 2022-11-25 17:32
基于FPGA的FIR滤波器的实现 2人参与	sss71771 2020-3-31 10:40	2 514	雷北城 2022-11-25 17:31
FPGA的时钟问题 5人参与	unfaithful2021 2022-11-25 14:03	5 294	dream123 2022-11-25 15:32
基于FPGA的两相步进电机细分驱动电路设计 6人参与	Ferrya 2019-9-16 14:00	6 459	雪若寒 2022-11-25 15:07
自顶向下的设计过程是什么样的一种过程？ 4人参与	dragongfly 2022-11-25 09:35	4 287	架海梁心 2022-11-25 14:10
HSWAP_EN 推荐接高还是低, 为什么？ 3人参与	STGing 2022-11-25 10:49	3 274	tick_tock 2022-11-25 13:18
verilog语言：两个always语句不是同时执行的? 2人参与	purpose_857 2022-11-25 11:13	2 273	duhe3hfu 2022-11-25 13:18
分频器设计资料 4人参与	Taio 2019-1-22 00:30	4 580	瞪郜望源_21 2022-11-25 11:13
利用FPGA实现MMC2107与SDRAM接口设计 2人参与	lilino 2020-3-31 10:44	2 508	雷北城 2022-11-24 17:26
基于FPGA的高速高精度频率测量的研究 3人参与	北二桥头 2020-3-30 09:43	3 384	雷北城 2022-11-24 17:25
MP5705 底板用户手册 2人参与	明德扬FPGA科教 2022-11-24 11:07	2 393	fgjhtjbfem 2022-11-24 15:44
卷积函数的FPGA实现-------vivado系统集成与烧录 4人参与	uperrua 2019-5-22 11:18	4 433	param0x07 2022-11-24 15:42
高性能FPGA中的高速SERDES接口.pdf 6人参与	雷北城 2021-6-10 15:25	7 607	param0x07 2022-11-24 15:41
verilog程序模块中有多个always，每个always都是同时进行的吗？ 4人参与	I_believe 2022-11-24 13:46	4 638	Nain 2022-11-24 15:17