FPGA|CPLD论坛今日: 0|主题: 11266|排名: 19

1 ... 230 231 232 233234235 236 237 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


有谁知道CycloneIV控制DDR2的最大时钟频率是多少？ 3人参与	Mhza 2019-8-27 18:01	4 410	Allevi 2019-8-27 19:59
VERILOG （1） 1人参与	uperrua 2019-8-27 18:04	1 199	yxlk 2019-8-27 19:18
zyqn7020系列Z-turn Board板卡电源接地配置方法 1人参与	uperrua 2019-8-27 18:11	1 292	kinidrily 2019-8-27 19:12
FPGA-5-DFT 1人参与	thinkfunny 2019-8-27 17:03	1 284	yxlk 2019-8-27 19:11
H264帧内预测的FPGA实现 1人参与	A-Lin 2019-8-24 07:00	1 259	李旭 2019-8-27 19:09
关于Qutartus II器件兼容设计方法 1人参与	Taio 2019-8-27 09:43	1 176	yxlk 2019-8-27 19:09
FPGA与STM32串口通信 1人参与	mytomorrow 2019-8-27 09:00	1 236	kinidrily 2019-8-27 19:07
基于FPGA的高速视频实时边缘检测算法设计与实现 1人参与	A-Lin 2019-8-27 07:00	1 176	relchhiclty 2019-8-27 19:05
为什么GStreamer在尝试解码某些传输流（TS）文件时会崩溃？ 1人参与	loveeatmore 2019-8-27 16:22	1 287	pulbieup 2019-8-27 16:35
LogiCORE H.264 / H.265视频编解码器单元（VCU） - 为什么在编码大分辨率或多个流... 1人参与	uiabluqp 2019-8-27 16:18	1 315	thinkfunny 2019-8-27 16:19
signaltap调试问题 1人参与	qUzalq 2019-8-27 16:02	1 388	uperrua 2019-8-27 16:11
QUARTUS开发工具 3人参与	uperrua 2019-8-26 16:04	3 262	天夜魅 2019-8-27 14:33
请教大神，使用artix-7芯片输出125M的时钟信号，高电平可以达到3.3V，但是输出的低... 7人参与	mm58690 2019-8-20 12:37	12 1772	fanichicl 2019-8-26 18:40
FPGA-7-DFT之JTAG 2人参与	thinkfunny 2019-8-26 16:52	2 330	fanichicl 2019-8-26 18:37
FPGA ------- 认识关键BUFFER（5） 3人参与	mytomorrow 2019-5-31 10:52	3 280	青山绿水 2019-8-26 18:36
SIGNALTAP调试工具 2人参与	uperrua 2019-8-26 16:02	2 242	tao5 2019-8-26 18:36
FPGA-10-DFT之BIST 2人参与	thinkfunny 2019-8-26 16:44	2 258	青山绿水 2019-8-26 18:35
画的altera Cyclone FPGA最小系统FPGA所有的引脚都输出高电平是怎么办？ 4人参与	abcde1234 2019-8-20 12:35	4 347	tao5 2019-8-26 18:35
请教大神，生成msc文件，但是下载不到内部FLASH中怎么办？ 2人参与	abcde1234 2019-8-26 15:02	2 281	tao5 2019-8-26 18:31
请问如何在生成IP或运行Diamond Flow时解决Diamond Tool挂起问题？ 3人参与	lupkpu9 2019-8-23 16:01	3 284	tao5 2019-8-26 18:29
Quartus II管脚锁定后的检查方法 2人参与	Taio 2019-8-26 10:00	2 367	artic 2019-8-26 18:24
请问有谁做过基于NIOS的CY7C68013A的USB通信，我现在想参考一下大神们编写的NIOS控... 4人参与	aplerll 2019-8-16 12:31	4 267	青山绿水 2019-8-26 18:21
在尝试解码2个以上的流时，为什么在减少延迟模式（延迟模式= 1）时使用GStreamer会... 1人参与	happyday 2019-8-26 15:39	1 237	xixihahaheihei 2019-8-26 18:07
Xilinx DCM 的使用 2人参与	thinkfunny 2019-8-12 16:07	2 1045	wu68aq 2019-8-26 17:45
Xilinx的菜鸟，现在有个工程用virtex4接受lvds的串行数据输入，我想用serdes接口，... 1人参与	canpcbpp 2019-8-26 14:56	1 191	henri 2019-8-26 17:17