找回密码
 注册
关于网站域名变更的通知
查看: 330|回复: 2
打印 上一主题 下一主题

FPGA-7-DFT之JTAG

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-26 16:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
引言, J0 ^+ t# e1 u1 n8 \
, ~+ `4 h3 y4 e$ p' c/ N
IEEE 1149.1边界扫描测试标准(通常称为JTAG、1149.1或"dot 1")是一种用来进行复杂IC与电路板上的特性测试的工业标准方法,大多数复杂电子系统都以这种或那种方式用到了IEEE1149.1(JTAG)标准。为了更好地理解这种方法,本文将探讨在不同年代的系统开发与设计中是如何使用JTAG的,通过借助过去有关JTAG接入的经验或投入,推动设计向新一代发展。+ b. g! e# g4 y% m5 w8 N

" ~  `' {; [2 a+ p0 G& o. e4 [大多数复杂电子系统都以这种或那种方式用到了IEEE1149.1(JTAG)标准。如果系统采用的是复杂FPGAcpld,那么几乎可以肯定这些硬件是通过JTAG端口设置的。如果系统利用仿真工具来调试硬件或软件,那么仿真工具也很可能是通过JTAG端口与微处理器对话。而且,如果系统中采用了球栅阵列(BGA)封装的IC,那么JTAG也是测试BGA器件与底层印制电路板之间连接的最有效方法。1 L( }  t- Q% t+ v) J

0 W( b2 D: A% f/ V
游客,如果您要查看本帖隐藏内容请回复
: `6 e) ]! P6 U1 z" ~3 w/ B7 l7 @% g

7 j7 s/ k9 Y0 ?! A& x. w- @% o" L" I: Y9 a( `
: D  A% i. t7 ^% z4 s! I2 P$ W

该用户从未签到

2#
发表于 2019-8-26 16:55 | 只看该作者
本帖最后由 wu68aq 于 2019-8-26 17:38 编辑
3 o# s% Z' A- i( i# Q6 ?
7 d: V/ z8 d: w0 R$ N6 ~楼主分享的及时呀,刚好参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-17 11:23 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表