FPGA|CPLD论坛今日: 1 |主题: 11266|排名: 19

1 ... 229 230 231 232233234 235 236 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


LogiCORE IP MIPI CSI-2接收器子系统v3.0（修订版3），无法在Windows OS上综合MIPI... 1人参与	Touuqu 2019-8-29 17:42	1 292	kinidrily 2019-8-29 17:44
SDx安装 - Ubuntu18仿真在运行时失败，找不到CXXABI_1.3.11，lib / libxilinxopenc... 1人参与	littlestupid 2019-8-29 17:35	1 527	relchhiclty 2019-8-29 17:36
想找一个串口转VGA信号的板子。 2人参与	onesimus 2019-8-29 14:38	2 185	Allevi 2019-8-29 17:32
请问是不是fpga所有寄存器都需要复位？ 2人参与	sunygd 2019-8-29 14:42	2 209	Allevi 2019-8-29 17:29
这个仿真搞不下去了怎么办？ 2人参与	Mhza 2019-8-29 15:06	2 178	Mhza 2019-8-29 17:25
FPGA - Verilog 初级入门概念讲解 8人参与	mytomorrow 2019-8-15 11:30	9 449	蝶语 2019-8-29 15:54
学习动态—案例成果展示正弦波、三角波信号发生器设计 3人参与	mdy-郭柏荣 2019-8-28 11:08	4 270	mdy-郭柏荣 2019-8-29 08:39
改进Top-hat变换的小目标跟踪算法及FPGA实现 2人参与	A-Lin 2019-8-28 09:30	2 368	Quiescent_521 2019-8-28 18:26
Verilog 入门概念讲解（wire 和 reg 类型的区别， always 和 assign 的区别，“阻... 1人参与	mytomorrow 2019-8-28 09:00	1 436	artic 2019-8-28 18:23
适用Altera FPGA系列特殊管脚的使用 1人参与	mytomorrow 2019-8-28 10:00	1 171	wu68aq 2019-8-28 18:22
Alveo数据中心加速卡 - ！小心！请勿使用EPS12V / ATX12V电源代替PCI Express辅助... 1人参与	beachsun 2019-8-28 17:08	1 381	kinidrily 2019-8-28 17:56
Zynq UltraScale + MPSoC VCU - 为什么我看到al5e a0100000.al5e：邮箱已满，重试... 1人参与	qpggup 2019-8-28 17:04	1 289	yxlk 2019-8-28 17:55
为什么在Vivado中，当使用带有AXI4-Lite统计寄存器的10G / 25G以太网子系统时，除... 1人参与	jiulquq 2019-8-28 16:58	1 204	relchhiclty 2019-8-28 17:54
ISE MAP时间长怎么办？ 2人参与	sunygd 2019-8-28 15:08	2 1022	sunygd 2019-8-28 17:11
在ISE生成bit文件时，产生了这个ERROR怎么办？ 1人参与	abcde1234 2019-8-28 15:06	1 761	Colbie 2019-8-28 17:11
关于pll请教大神。 4人参与	Mhza 2019-8-28 15:10	5 297	Mhza 2019-8-28 17:08
菜鸟求FPGA开发板推荐。 3人参与	zophim 2019-8-28 15:05	2 747	zophim 2019-8-28 17:04
UltraDMA控制器的FPGA实现 1人参与	A-Lin 2019-8-28 14:32	1 223	Getaway 2019-8-28 16:54
分配fpga管脚时FPGA的引脚该如何配置，这篇文章告诉你 1人参与	mytomorrow 2019-8-28 16:32	1 263	Getaway 2019-8-28 16:38
FPGA-3-verilog HDL 1人参与	thinkfunny 2019-8-28 16:21	1 164	Sky_wm 2019-8-28 16:22
FPGA-15-xilinx_zynq7000_EPP上一个简单实验(PL)（上） 3人参与	thinkfunny 2019-8-22 16:39	3 260	jinniuxing 2019-8-28 16:05
完整版的Modelsim仿真过程 2人参与	mytomorrow 2019-8-27 16:47	2 321	smileleader 2019-8-28 08:23
FPGA某个引脚输出电压为1.66V怎么办？ 7人参与	zophim 2019-8-27 17:44	8 990	sunygd 2019-8-27 20:11
请问怎么约束逻辑在bank里面？ 1人参与	sunygd 2019-8-27 17:50	1 268	Colbie 2019-8-27 20:03
想用Megawizard生成一个DDR2控制器的ip核，ip核已经破解，但在最后点了finish之后... 4人参与	abcde1234 2019-8-27 17:56	4 263	A-Lin 2019-8-27 20:01