signaltap调试问题

qUzalq

使用FPGA芯片做多光栅尺读数，自制PCB板，Verilog程序写好编译成功，使用signaltap调试，部分程序RTL连接图如图1，在头文件中把其中一个线的声明注释掉就可以在可以在signaltap中出现输入波形（图二）。。。。不注释掉就没有输入波形（如图三），输出情况相同但是因为头文件里一个线有没有注释掉就影响了输入的波形，而且仅仅是受这条代码影响，百思不得其解。。。。。应该不是硬件问题，望大神解答!

! W7 Z4 {% |& Z+ c2 o8 A! e图一：部分RTL图以及被迫注释掉的线
6 o# ~  B9 i  F4 s, y8 Y3 v

9 y( }: N4 c" T% Q图二：头文件中把其中一条线注释掉之后能正常读入波形

7 o2 [( ^6 t  [6 {$ l7 m7 v/ A图三：不注释掉就读不入波形

9 A$ w1 [3 \" S' {* G. x

( c* Z) y3 A. c, @/ C

" u* X5 F3 f$ `, i9 R4 c

uperrua

I_SLO_Z是输入信号，不会有影响。如果那条线没有用，就去掉呗。