FPGA|CPLD论坛今日: 0|主题: 11266|排名: 16

1 ... 224 225 226 227228229 230 231 ... 451 / 451 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


请问有没有大神用FPGA做过图像拼接，目前只能做到图像分割显示，下一步想做拼接。 1人参与	pegngf 2019-9-20 15:26	1 201	Colbie 2019-9-20 17:22
有谁知道cameralink的MDR接口和SCSI接口的接插件是一样的吗？ 1人参与	hpucq 2019-9-20 15:28	1 378	Colbie 2019-9-20 17:21
哪位大神可以分享一下使用与SGE的launch_runs命令的示例 1人参与	domenica 2019-9-20 16:25	1 166	yxlk 2019-9-20 16:26
当我选择5G模式，并在Windows机器上仿真示例设计时，它无法完成仿真。不知道什么... 1人参与	uelophim 2019-9-20 16:20	1 162	relchhiclty 2019-9-20 16:23
我的GTM设计有一个最小松弛违规严重警告：[时间38-282]严重警告：负MIN MINIOD松弛... 1人参与	greensmile 2019-9-20 16:16	1 187	kinidrily 2019-9-20 16:17
FPGA-1-FPGA基础知识 2人参与	thinkfunny 2019-8-29 15:10	2 251	xk963852 2019-9-20 09:03
学FPGA必须要掌握的异步通信（UART） 5人参与	thinkfunny 2019-8-30 09:00	5 285	中关村彭于晏 2019-9-20 08:48
为什么VCU控制软件解码器示例应用程序在解码包含错误的流时会挂起？ 2人参与	loveeatmore 2019-9-19 17:49	2 243	yxlk 2019-9-19 17:51
为什么VCU编码器在使用CONST_QP模式时比在VBR模式下花费更多时间？ 1人参与	qUzalq 2019-9-19 17:46	1 344	relchhiclty 2019-9-19 17:48
大神们，有推荐的IC设计书籍推荐吗？ 2人参与	Listen 2019-9-19 17:19	2 410	Ferrya 2019-9-19 17:43
调用coregen 生成serial rapidIO Gen2 1.7时报错怎么办？ 3人参与	rongunac 2019-9-19 14:43	3 322	Ferrya 2019-9-19 17:38
关于Cyclone V的选型问题。 1人参与	henri 2019-9-19 14:45	1 209	Colbie 2019-9-19 17:36
请问BPI总线的FLASH有现成的核可以调用吗？ 1人参与	zophim 2019-9-19 14:54	1 307	Colbie 2019-9-19 17:35
在一个3M时钟下，来一个时钟读取I/o数据，再来一个时钟发送数据？请问如何实现？感... 1人参与	needham 2019-9-19 15:42	1 204	Colbie 2019-9-19 17:31
为什么VCU解码器总是输出10位数据？ 1人参与	Uqzalq 2019-9-19 17:16	1 167	kinidrily 2019-9-19 17:17
转——虽然有了ARM，NIOS II开发也能依旧 2人参与	Zedd 2019-4-15 16:24	2 376	chen8585 2019-9-19 16:41
NIOS II 编程好C语言之后怎么通过quarter II 在ALTERA 板子上跑程序？？ 2人参与	Mhza 2019-7-2 09:02	2 390	chen8585 2019-9-19 16:39
高速FPGA（NIOS II）系统设计和实现 3人参与	House 2019-7-29 14:10	3 289	chen8585 2019-9-19 16:38
请问像MGTAVCC这些供电引脚如何处理？是否可以直接接地？ 3人参与	paprill 2019-9-18 15:50	4 2736	Ferrya 2019-9-18 17:17
请大神帮忙看看NIOS 为什么总是这种错误? 1人参与	canpcbpp 2019-9-18 15:53	1 231	Colbie 2019-9-18 17:14
项目急需一个网络ip，但看了官网好多次，找不到在哪里购买。 1人参与	hpucq 2019-9-18 15:55	1 217	Colbie 2019-9-18 17:13
初学verilog 语言，之前学过c，想知道verilog 中的assign怎么理解？看书上写的定义... 4人参与	pegngf 2019-9-18 15:57	4 272	Taio 2019-9-18 17:12
为什么在Windows上生成视频场景变化检测示例设计时会看到ERROR：[IMPL 213-66]？ 1人参与	qpggup 2019-9-18 16:43	1 173	yxlk 2019-9-18 17:04
为什么在Windows上生成Video Mutli-Scaler示例设计时会看到以下错误？ 1人参与	beachsun 2019-9-18 16:43	1 168	relchhiclty 2019-9-18 17:04
为什么在大约10分钟的解码和显示一些缺少第一个NAL单元中的起始码的H.264流后显示... 1人参与	uerriup 2019-9-18 16:54	1 233	kinidrily 2019-9-18 17:03