找回密码
 注册
关于网站域名变更的通知
查看: 285|回复: 5
打印 上一主题 下一主题

学FPGA必须要掌握的异步通信(UART)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-8-30 09:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
你知道FPGA是如何采样数据的吗?当数据与时钟一并到来,则叫同步。若不是与时钟一并到来的话,那就是异步。而UART就是一个异步接口。
9 M/ R1 j' e$ h- f8 D( D/ K; F2 u0 O, e! N) r. \
在任何异步接口中,首先要知道的就要什么时候采样数据。如果采样的时间不对,那么就会看到错误的数据。为了收到正确的数据,发射器和接收器必须要设定相同的波特率。波特率是数据传输的频率,比如9600波特率就意味着9600bit每秒。以下的VHDL代码用了一个类属来定义每bit中有多少时钟周期。
* J5 f. t* ?3 `) ~- T. p& H, _: x: e* H
以下是VHDL的接收器与发射器代码。$ H6 L+ |+ h0 M! O5 r1 D5 J

0 G+ m4 ?6 g5 z% |. {
游客,如果您要查看本帖隐藏内容请回复
6 u. G" N  o) O) g

) r0 t( f6 Q+ m+ Q  d$ ]4 ?& B5 g! h+ i) ?* o7 Z
) [6 y# y! A2 o* |" e1 W; K' _

" x6 b: U4 z  o( p- P( a# @0 E

该用户从未签到

5#
发表于 2019-9-16 14:07 | 只看该作者
看看,学习一下
- n/ H1 Z, Q. C0 q5 ~3 v5 h- I7 t6 n. I0 {

该用户从未签到

6#
发表于 2019-9-20 08:48 | 只看该作者
正好要用,学习一下,谢谢楼主
4 h$ W5 A9 K& r/ S
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-19 21:17 , Processed in 0.125000 second(s), 23 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表