|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言( @/ ^8 I0 l' q }
: J- x8 y. ~4 U6 x9 e2 u5 C* A' Y, J0 g3 y0 s! Y9 Q$ g9 G
在学FPGA之前，一定弄明白一件事情，就是，FPGA到底是什么？
& U. m! S1 b5 q
7 j, d, x) }/ p9 P9 g U/ ?8 _$ `) v: ~3 |$ }
好吧，这一节主要说一下这个问题，当然不止这一个问题。
- S- W; H! r# A% f; |8 ^; Y, o2 K) N
, u. E9 d1 p. n: l% {+ x/ A
弄明白了这个问题，下一节开始说verilog语言的问题。
3 x% B2 H- t- D: c1 u
$ Q6 V0 G0 [) O. J8 }8 F9 U2 B
) x1 w7 E2 M2 h. {! R7 M C5 T. S4 ?- y
1.1FPGA实现类型- p5 R" z& u$ d6 f8 r
2 W8 p7 s, D3 ^
0 w; j% G5 E# _9 Z" \6 q6 M众所周知，FPGA不同于ASIC的最要的特性就是，FPGA是可重配置的。可重配置，就是这个芯片的功能是可重新定义的。配置什么呢，配置逻辑，什么是逻辑？逻辑由最小逻辑单元和连线两部分内容组成。
5 M4 O' M+ Y5 A
" I; h1 h0 k% ]) C+ x, B9 _ d$ o0 e2 v1 g7 Z/ G
1》如果配置内容的逻辑部分（真值表）是通过RAM存放的，那么这个FPGA就是基于RAM的。4 G* f2 W i) f6 T+ ~" h. W ~
1 E3 Y' r1 e+ s$ u
. \8 A( e0 X& W8 T8 V4 @/ Q* q: B0 j: h) o3 \
) e2 p5 Q* M$ K( i2 p: Z& f' J9 h: ^
|
|
/1 
发表于 2019-8-29 15:10
收藏
淘帖
支持！
反对！