芯片SIP|封装设计今日: 0|主题: 2580|排名: 48

版主: amao, 3wsir, flyingwen, li_suny, Heaven_1

推荐主题

1 ... 84 85 86 878889 90 91 92 ... 104 / 104 页下一页

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


电源铜带是干啥用的 2人参与	qiuyaode 2019-8-13 11:48	4 776	zeus 2019-8-16 16:16
求毛大《ic封装基础与工程设计实例》源文件 10人参与	wwy 2019-8-11 13:46	11 1914	kwanway 2022-7-5 20:05
Package Designer 和SIP 的区别 9人参与	Y_lei 2019-8-9 11:06	9 1536	liang44 2021-1-20 22:40
Amkor Qfn - Mlf - Package design kit 4人参与	温柔一些 2019-8-5 21:51	4 750	kkk228 2020-3-16 15:52
PM-polyimide对应到package design 的用法？ 2人参与	Lukezhang 2019-8-3 17:33	2 772	hwh 2019-8-5 09:24
新人求威望啊 6人参与	yc625268792 2019-8-1 21:03	6 669	peterzhang2018 2019-8-30 16:18
成功通过高密度先进封装设计的三个阶段的考验 14人参与 ...2	老吴PCB 2019-7-31 13:02	16 2180	monarch_zen 2022-8-12 20:28
package designer中找不到edit-BGA 4人参与	wangqin 2019-7-31 10:20	6 1026	wangqin 2019-8-13 13:11
wirebond光绘中对比IPC网表？ 4人参与	xiao9527 2019-7-29 16:36	4 795	qiuyaode 2019-8-13 11:41
bump map to ball map 方法？ 5人参与	Lukezhang 2019-7-27 09:31	5 1584	zeus 2019-9-19 20:34
ball map确定 3人参与	schsf 2019-7-25 13:14	3 1034	schsf 2020-5-9 11:58
1mil 的package 相当多大的delay? 5人参与	Lukezhang 2019-7-21 22:45	6 1437	playeratom 2022-5-12 17:22
求APD的FCBGA test case和文档 2人参与	Lukezhang 2019-7-20 09:47	4 854	Lukezhang 2019-7-24 09:18
不能创建plating bar 5人参与	abc001361 2019-7-18 13:47	5 1074	yutaoqi 2023-3-29 16:45
基板做好怎么添加泪滴 3人参与	abc001361 2019-7-18 10:13	4 904	abc001361 2019-7-22 10:54
建立非标准绑线时，怎么批量连接？ 5人参与	duanxingzi 2019-7-12 20:34	7 913	duanxingzi 2019-8-13 08:48
allegro 怎么把sip 文件转为mcm 格式 3人参与	Pangpang 2019-7-11 10:49	5 3579	zeus 2019-7-12 09:11
为何用Q3D提取PCB寄生参数LastAdaptive和扫频Sweeping得到的值不同 6人参与	kn6603 2019-7-6 22:46	11 2019	蓝色的天口 2020-5-22 08:24
substrate 过孔问题 7人参与	老吴PCB 2019-7-3 15:49	7 986	彦彦 2020-6-11 08:38
Cadence等长设置 6人参与	ccx3564554 2019-6-30 16:39	6 844	robbert1981 2019-10-5 23:41
如何在同一个die pad 添加两根bonding wire 到同一个 finger pad? 7人参与	junjun1990 2019-6-13 10:50	11 1402	kkk228 2020-3-16 16:02
芯片版图设计规范。 15人参与	彦彦 2019-6-10 14:49	14 1175	luochanv 2019-8-2 20:14
求助！Cadence SiP 手工导入的Die无法使用Wire Bond添加焊线 7人参与	ruijin002 2019-6-6 13:58	9 2644	全真老道 2022-8-17 01:45
芯片的layout设计中，基数层OK吗？ 9人参与	彦彦 2019-6-4 15:40	9 1020	meteor542 2019-10-9 20:04
SIP中打孔的问题？3-4层和4-5层同一个网络的盲孔是否可以重叠着打。 6人参与	彦彦 2019-6-4 12:42	7 822	monarch_zen 2022-8-12 20:41