TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
$ p7 C: [) K$ t8 N5 c; C$ lCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence8 z7 E; \+ b$ W
APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方" J' Y3 y1 K! I4 T) z7 [% k
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。% j( l3 f# ^8 k0 i6 [
关键词: Cadence APD、 SIP 设计、BGA 封装设计) d0 h2 g6 U8 i/ l
1引言, ~( J! T, [( v" d+ K
随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小
0 Y. ]3 y9 E1 J' c' ^9 w型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
4 p# p8 A) j1 U8 x9 S+ S+ i$ M' Q成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
9 \$ b0 Q o7 j$ o4 Z) o$ Z$ _周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
+ \% C- Z; a# a r对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
! j7 D- y. x! G7 W$ ^# F成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
# k" E- s, P& f4 p0 o. c! u( ~4 q装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)2 n! z- u& I; Q2 i" Q/ x9 c
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
/ T7 L& j, ]1 ?0 a' y, J势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和" T( N! C5 L3 @5 O
Starchips等都已经推出了自己的SIP产品。' Q9 e4 Q; A9 o3 W
% ^# U' Q: d! ~! B6 x- W
% z+ L3 c) f: {3 T( w7 w0 e' l0 |- D |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……