TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
, ^; \( c: V! G3 @4 i& m% x% ~CadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence
0 H" D7 ?) ]) h* Y0 XAPD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方
$ n% E7 F. b- \/ H3 ~法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。
5 f! h# M# s+ A3 l, g关键词: Cadence APD、 SIP 设计、BGA 封装设计: B w$ N+ U' y+ y( q2 C m
1引言
1 d) n8 I+ G B3 W5 j随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小
( W+ T& N; }; L# w" r( F1 u( r7 s7 V型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集 J5 D- q3 h. K: \
成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发6 V [. ~7 O* H- D: h8 u3 [. ]+ x6 X
周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装6 ~1 M' N' N, D, R
对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
3 k1 V( i, `3 f+ M, O) T" R+ E8 E/ t成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封
0 A! f0 [. e& P) U6 l4 L装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP)
2 v5 ^1 f- Z6 s8 E6 n3 a) H" X具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
. c$ S( }0 F& f- x$ {势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
8 b" `2 R/ \4 aStarchips等都已经推出了自己的SIP产品。" z$ ~0 e6 n8 A$ |
4 J5 V( ^# D! [* ~
3 t+ J- J. r5 I. N |
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……