TA的每日心情 | 怒
2019-11-26 15:20 |
|---|
签到天数: 1 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
摘要:本文介绍了使用cadence APD 完成一款SIP芯片BGA封装的设计流程。结合
/ k) G" ]. a1 r( V# `! UCadenceAPD在BGA封装设计方面的强大功能，以图文并茂、实际设计为例说明Cadence7 g& U. Y8 m0 z( ^( c
APD完成包含-块基带芯片和一块RP芯片的BGA封装的设计方法和设计流程。该设计方$ A' |4 H2 ~1 ^0 I
法对于SIP封装设计、加速设计周期、降低开发成本具有直接的指导价值。5 \; U( B& R; x3 o9 w' B
关键词: Cadence APD、 SIP 设计、BGA 封装设计$ `: V- k( D" [2 {
1引言
4 f5 p% Q+ W8 C2 U( ]( U随着通讯和消费类电子的飞速发展，电子产品、特别是便携式产品不断向小+ |: a/ b, q# `$ X. ?; v
型化和多功能化发展，对集成电路产品提出了新的要求，更加注重多功能、高集
& y; d3 W- T( Q; z: `1 K L成度、高性能、轻量化、高可靠性和低成本。而产品的快速更新换代，使得研发
% o2 F9 G6 [- I周期的缩短也越来越重要，更快的进入市场也就意味着更多的利润。微电子封装
$ S6 ?: ~ A' L, ^2 M+ N5 _对集成电路(IC) 产品的体积、性能、可靠性质量、成本等都有重要影响，IC
' u) {7 v Q' l% i% C: Z7 w成本的40%是用于封装的，而产品失效率中超过25%的失效因素源自封装，封: l0 K$ Z! }9 u
装已成为研发新一代电子系统的关键环节及制约因素(图1.1)。系统封装(SiP); `+ z$ X& F7 M9 F/ T4 Z2 A
具有高密度封装、多功能化设计、较短的市场进入时间以及更低的开发成本等优
8 e/ U$ q, N1 |3 C2 J3 ?2 C势，得到了越来越多的关注。国际上大的封装厂商如ASE、 Amkor、 ASAT和
% q/ |2 E+ F% ?6 k5 J5 LStarchips等都已经推出了自己的SIP产品。
$ `* Q1 t8 N8 |! P% O* I/ |% d
9 A1 [9 U3 I7 [( D, g8 } H; a1 X# ~, m& l$ q
|
|
[复制链接]
/1 
发表于 2019-12-27 10:14
收藏
淘帖
支持！
反对！
发表于 2020-1-2 22:36
这都要隐藏啊……