找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38 . D6 B) J% f5 H, Y) c6 e$ ^0 v+ J6 t
通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。) r! O  D; B! n' o5 I: d  b
盲孔打在 ...
/ [0 ~5 S! D  \
我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。. |2 t. v, Y+ N
另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

该用户从未签到

122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
: {- I, v7 C7 Y+ y4 z4 l
fenqinyao 发表于 2012-11-30 15:27 3 `/ S( M' P6 B) S
我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...

9 R- n8 I& X9 Y# X' Y$ g3 W& l  B7 q* s! M' W
现在,在Expedition里实现这个功能还是比较容易的。# }# B) \4 ]1 Q- S2 Y3 C
' p- {' y4 E; a, p, \- l
首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。
/ i7 J$ u# T/ b! `$ q: o/ l器件会自动沉降到2层和3层。
! t& i: X0 O6 I6 Y+ @8 x  p# e
  {1 F+ B% F" N5 {我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。
% h! o* Y: R4 A% m有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 38)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 53)

cavity3d.png

该用户从未签到

123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑
5 C/ r! |; a8 i% k
li_suny 发表于 2012-11-27 00:12
+ P$ n' |1 @& @. F+ b4 Y, l1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...

( A! f% H, E4 `4 T' o* ~" O& G) M" b, D4 I' t
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。
' N/ d; t- U! `1 Z真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

该用户从未签到

124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

该用户从未签到

125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑
7 g3 T# J1 p& z' Z/ c
yth0 发表于 2012-12-1 10:19 7 O' v2 N/ u0 p  x
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...

/ Q: D& Z$ l/ n  [+ p
  L! w& t* O2 x6 g如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。  s! h. O9 [0 \$ F4 Z) M5 X' l/ q1 e

; j& }# `8 E  j8 P" X如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 38)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 19)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 33)

clearance_compare.png

该用户从未签到

126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑 / R2 B5 o- Q) d9 C8 q
pcb_mingchuang 发表于 2012-12-3 14:07 ' A+ r6 f: u& b! c
请问怎么把CES里的线长数据导出成文件。

8 s. w0 a1 @5 V' o1 O0 o
2 H. `, M/ a3 x7 _  d3 JCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。$ G! o+ z- f2 j& U; B! P

) a' v2 i% p) B/ y9 S) P5 l

report writer.png (63.35 KB, 下载次数: 41)

report writer.png

该用户从未签到

127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32 / g  F6 P, ~. y0 n4 A
Mentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...
( x5 Y9 m0 W, x

( t6 B9 g$ D- z( b6 Y好的,谢谢啦!!1 {2 R5 ~! ?3 Y1 _  l
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
2 |3 @- B- h6 g# O- ~7 i7 g" t7 R谢谢!!

该用户从未签到

128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 ' N$ T" g. t! X7 Q2 [  D
好的,谢谢啦!!1 ]$ o, ]* f$ G" l
  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
9 s% E$ a; u) A0 w" U8 D' Q谢谢 ...
5 k/ H& P+ i( C% f& p. f) s
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。) e5 P* q( [: o: S8 {
现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

该用户从未签到

129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 % L/ {2 s- n* [" K4 N6 S; ^& R( _
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
  ?) c* s! t/ d' \5 v) J现在Mentor的重点放在H ...

3 w9 P( U# c: B* q) w0 {: `. T
1 O$ L- o, k' r% T  }Li_suny 非常感谢!!还想请教下面两个问题:, ]+ N" C; {% k/ @; m2 v
  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?
8 m7 C# x" u7 ]  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

该用户从未签到

130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。. J# ^+ w0 s0 N) m8 ?/ A3 Y
2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。
3 g! L1 \1 f3 V. m* I4 O  l' R8 d7 i) @
Mentor工具的短板就在目前资料和书都比较少。

该用户从未签到

131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29 4 i; T7 Y" y, ?4 e
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
6 V& j" M% Y3 P3 }, Q7 ^ ...
- \  F, y+ y$ w
谢谢!

该用户从未签到

132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53 9 J0 l( m$ D0 E
现在,在Expedition里实现这个功能还是比较容易的。$ p5 S$ M* Q0 [. N

5 e5 \2 @. O  }$ }3 W+ P: y首先在软板的位置,做两个腔体(可超出板框), ...

. ^( U" a, u- W& F, H206页的 图12-10 即为芯片下沉到内层的情况示意。
% F$ i+ x! \9 Y6 b# D  h& x, `( h: S( O0 x

cell into cavity.png (57.51 KB, 下载次数: 37)

cell into cavity.png
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    133#
    发表于 2012-12-8 09:04 | 只看该作者
    看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。' a- `$ A/ E# d) P1 A( t* J
    附件如下图:
      |- _% X6 `5 S5 d% ]7 w; i# e) q1 [* ?  q" r/ l0 W( P
    有几个问题:1、为什么表层的叠层命名无法修改?
    1 `( I, `* q( q! _; o            2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?
    % f, L# E! i# q# o3 Z( H$ N( i            3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?9 Y3 B  z) l  S2 x
                4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?
    & `9 c* b; \6 }- I            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?
    " t! K2 E" y9 e5 X1 P呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。4 R# z5 `4 j. [$ ^8 n( S" g) L
    ) W/ H& v+ {/ v# K

    01.png (75.82 KB, 下载次数: 54)

    01.png

    02.png (41.97 KB, 下载次数: 29)

    02.png

    该用户从未签到

    134#
     楼主| 发表于 2012-12-8 11:51 | 只看该作者
    李泽尚 发表于 2012-12-8 09:04
    - j4 A4 t8 u* ~) P看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。1 v+ @* c) [2 g, z( s, e
    附件如下图:; ^7 s" b5 p( T6 M- X
    3 z" Y! l3 _  {6 ~
    ...

    2 t5 h# x& y' Q& z1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。+ B' [3 J6 w* |: B
    9 j. f. C: v3 w, o9 f
    2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。
    " x; g6 \* A- E) J% V+ F8 I) w% Q1 d9 R  r, ~/ b* T: G
    3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。
    4 L# h* d6 q+ F6 }' y4 Y
    5 r5 N7 p" d  d9 C% B4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。
    . l. {0 l; U) p' k4 d. X: F0 G$ J9 B; w) R% d" f2 U! Q. @
    5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。' `' _% f9 J: \9 `4 A6 g6 @& @8 W/ F
    FR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。
    8 i* t# ^$ h& d, i
    + Q( U& t2 Q$ g问题很好,希望也能给更多人帮助。
    5 H0 `! z0 J. @. |" _/ d/ G: R
    我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。
    7 W1 d% T: Q3 [: q& k2 X

    该用户从未签到

    135#
    发表于 2012-12-8 12:00 | 只看该作者
    不知道是否适合自己,我用的是EE07
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-30 05:56 , Processed in 0.156250 second(s), 23 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表