找回密码
 注册
关于网站域名变更的通知
楼主: li_suny
打印 上一主题 下一主题

《Mentor SiP系统级封装设计与仿真》出版与技术答疑!

     关闭 [复制链接]

该用户从未签到

121#
发表于 2012-11-30 15:27 | 只看该作者
li_suny 发表于 2012-11-30 11:38
4 X8 L0 n/ j' U) O7 t通孔放到焊盘上确实会有漏焊锡的可能,塞孔的话工艺上又要增加成本。所以只能是尽量靠边放了。4 x, j3 O- k  P% P2 b
盲孔打在 ...

- E( G! i. n: F" G* Z我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还是要低很多的成本。
3 a6 V, ?7 g# Y" q( D另外再问一下楼主,使用Expedition怎样处理软硬结合板,比如一个4+2叠构的软硬结合板,在硬板和软板上都有元件,请问软板上的元件要怎样处理,因为软板是在中间,也就是说软板是在2、3层的位置,而现在的EDA软件好像还不能将元件放置到内层,目前的做法是将软板上的器件放置在Top层,将TOP层和Bottom层的焊盘删除,只留下2、3层的焊盘,但Expedition的SMD焊盘不能增加内层的Pad,让人很头痛,不知楼主有没有好的方法。

该用户从未签到

122#
 楼主| 发表于 2012-11-30 15:53 | 只看该作者
本帖最后由 li_suny 于 2012-11-30 16:11 编辑
- p2 t, v* [4 b" q
fenqinyao 发表于 2012-11-30 15:27
6 \3 f8 `" R  E+ c3 X/ N我们的产品一般都是使用HDI板,只是有个别产品为了降成本使用通孔,但会要求塞孔,这个比使用HDI板来说还 ...
0 V% Q% ^, K/ H8 b! P1 G+ i. u( i

- F" e6 X. I  S4 U' O! K现在,在Expedition里实现这个功能还是比较容易的。) l4 k( |7 r+ G: B
9 E: k: o2 q8 b1 `3 {0 B
首先在软板的位置,做两个腔体(可超出板框),分别为1-2,和3-4层的腔体。然后就可以达到你设计的目的了。
! Y: Q' E+ W" J0 [. d器件会自动沉降到2层和3层。
& N9 Q* P& s. n0 V: O( B  @4 c$ }" `% k3 y
我在Expedition里做了个简单的例子,你可以看一下,见下图(2D和3D)。具体操作方法,你参考书里的“腔体和芯片堆叠设计"一章。% k! Q6 N% S9 d( s) u6 D
有问题再交流。

cavity2d.png (29.83 KB, 下载次数: 29)

cavity2d.png

cavity3d.png (8.25 KB, 下载次数: 48)

cavity3d.png

该用户从未签到

123#
发表于 2012-12-1 10:19 | 只看该作者
本帖最后由 yth0 于 2012-12-1 10:23 编辑
( ~$ u, @9 b9 f  D( B: p5 T; ~
li_suny 发表于 2012-11-27 00:12 0 g: r0 f) n, x: J* p
1.这个问题正如你在前面帖子里提到的,通过net class to net class这种方法比较麻烦,尤其当这种网络很多 ...

- X, D: a% V4 f
) [! ~- q7 o! }9 Bfenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比如网络A相对别的网络电压高,它和别的网络的间距就要设的大一些,但网络A自己的过孔焊盘之间的电压几乎为零,如果还用大间距就很浪费空间了,如果能单独设置同一网络的间距,那么就可以把A自己的间距设置的很小。再一个你在115楼说的方法只能用于过孔和焊盘之间吧,但如果焊盘和焊盘之间就没办法。
/ S: C! w+ b& x* r真心希望李工能找到完美的解决办法,最好能向Mentor提出建议,在规则设定里增加这个内容。

该用户从未签到

124#
发表于 2012-12-3 14:07 | 只看该作者
请问怎么把CES里的线长数据导出成文件。

该用户从未签到

125#
 楼主| 发表于 2012-12-3 20:12 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:14 编辑
$ q2 d, a& F- F+ Q+ X; r
yth0 发表于 2012-12-1 10:19 " K  ~6 K8 s7 W! |
fenqinyao的第一个问题我很早以前就有过疑问,但一直没有好的解决方法。很多情况下都需要这样的设置,比 ...

8 N" l0 g1 J. b$ R0 Z: [+ ~* W2 S
% k9 z3 S+ t; a4 ]如果这种网络比较少,则可以设置为特殊Netclass,然后通过Netclass to netclass Rule,设置同网络小间距。- f! W8 _8 d2 |# S6 z' s
- X8 Y' m' i$ K- |, R+ c( |
如果所有的网络都这样,Netclass就会太多而缺乏操作性。我会给Mentor提出建议的。

class to class clearance.png (41.23 KB, 下载次数: 31)

class to class clearance.png

same_net.png (20.84 KB, 下载次数: 15)

same_net.png

clearance_compare.png (78.79 KB, 下载次数: 22)

clearance_compare.png

该用户从未签到

126#
 楼主| 发表于 2012-12-3 20:29 | 只看该作者
本帖最后由 li_suny 于 2012-12-3 20:31 编辑
( g' ?% O, v' B1 B; p1 F$ c: [
pcb_mingchuang 发表于 2012-12-3 14:07
' [; ?+ U" W! ^# I9 A请问怎么把CES里的线长数据导出成文件。
& C/ s( @) w, s" P0 Y* E3 I

8 G% L8 V0 D6 W4 H, c9 qCES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。  B/ p; y& x9 U( ?
. A0 K9 S: Z# @  `# }. _' A7 W

report writer.png (63.35 KB, 下载次数: 31)

report writer.png

该用户从未签到

127#
发表于 2012-12-4 08:58 | 只看该作者
li_suny 发表于 2012-11-27 20:32 , C! w3 h! R3 x- L% @" u7 x
Mentor的仿真目前都统一到Hyperlynx 系列:包括功能仿真的Hyperlynx Analog,信号完整性的Hyperlynx SI ...

8 o7 R* m/ l! ~/ t% i+ T2 y- q* _
# ]: P1 t5 S  l& J- H0 v好的,谢谢啦!!
1 k# j* e# u' v$ j  z  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??$ g0 q$ |, }) z# H4 W7 }# T
谢谢!!

该用户从未签到

128#
 楼主| 发表于 2012-12-4 17:57 | 只看该作者
278529735 发表于 2012-12-4 08:58 / R( P, W6 p5 f5 k4 K( K  \( G" z
好的,谢谢啦!!
& U/ Y& Z  I# w/ g5 b- L0 M- t  另外我在网上看到有个ICX软件也是MENTOR的仿真软件,这个主要是做什么的??
* `5 z3 T3 P0 i5 \2 ^- o( Y" W谢谢 ...

- E. U% L, H7 d9 T. j% F: u5 PICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。
) \9 U# T: K' D" Z/ W- ^现在Mentor的重点放在Hyperlynx系列上,Hyperlynx吸收了ICX的一些优点,变得更加强大,而ICX本身感觉会逐渐淡出。

该用户从未签到

129#
发表于 2012-12-4 22:36 | 只看该作者
li_suny 发表于 2012-12-4 17:57 ; u$ v6 x6 O  b
ICX也是Mentor的一个信号完整性仿真软件,以前结合Boardstation系列用的比较多。" V4 X, h$ R  J1 m
现在Mentor的重点放在H ...
: z7 B7 W5 y& h, w/ R! q, [
5 @6 r) T1 j, O5 ?4 h, u' I, U
Li_suny 非常感谢!!还想请教下面两个问题:; A0 g  S7 M" s# W! }: r
  1. Hyperlynx该软件我也了解了一些,要用这个的话,需要知道IBIS模型,那有关这个IBIS模型一些厂家会提供的,但是有些芯片可能就没有这些模型,该怎么办?/ p  D* W9 `* `' ?: t" s: s
  2. Hyperlynx要进行仿真的话,大致步骤是这么做的?有这方面资料或者书籍可以推荐下吗?我对用这个软件仿真很感兴趣,主要是想在做PCB之前、布局、布线、PCB画完后做SI、PI、热分析、EMC仿真,谢谢!!

该用户从未签到

130#
 楼主| 发表于 2012-12-6 00:59 | 只看该作者
1.模型如果没有的话,可以通过IBIS WIZARD来建,需要知道器件的一些参数,通常可通过datasheet获得。* h7 i: a0 q  q8 M
2.Hyperlynx最近功能变化比较大,目前还没有新书,《SiP系统级封装设计与仿真》只是在最后一章讲了一些相关的仿真,讲的比较基础。
' {6 F9 T' i. r" ~2 {" ]. v% ]: b' g. b: G
Mentor工具的短板就在目前资料和书都比较少。

该用户从未签到

131#
发表于 2012-12-6 15:27 | 只看该作者
li_suny 发表于 2012-12-3 20:29 ) G! j8 M6 U# p7 W& P/ {
CES的实际线长数据好像导不出来,你可以用Expedition Output菜单的 Report writer 输出实际线长文件。
0 H- Q& l( U& r ...
$ |2 a3 @, @: e: ^* Q8 e
谢谢!

该用户从未签到

132#
 楼主| 发表于 2012-12-7 14:02 | 只看该作者
li_suny 发表于 2012-11-30 15:53 % k; i3 h$ C% D7 B$ i
现在,在Expedition里实现这个功能还是比较容易的。
# S# {5 P1 o* _  B) s; Z1 g( r9 Z1 e2 Y; b2 k) t
首先在软板的位置,做两个腔体(可超出板框), ...
2 Z0 b9 ?6 k' v+ k% _& [: i
206页的 图12-10 即为芯片下沉到内层的情况示意。
# m9 d& b' M% v% ]: T$ d# o/ V" d6 M4 x

cell into cavity.png (57.51 KB, 下载次数: 30)

cell into cavity.png
  • TA的每日心情
    开心
    2019-11-26 15:17
  • 签到天数: 3 天

    [LV.2]偶尔看看I

    133#
    发表于 2012-12-8 09:04 | 只看该作者
    看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。
    ) y: Q& J% f+ P0 N& k" u. x; L附件如下图:* f8 L8 Y! K4 ]. S. T* j% ?9 c
    9 E6 w' u3 _) [1 d) Q7 e( [1 {
    有几个问题:1、为什么表层的叠层命名无法修改?0 h& Z3 t' l* u6 l
                2、表层的铜厚为电镀后的铜厚还是指平常我们常用的0.5、1、……盎司来折算?4 c. Q, T$ J! W
                3、是不是内层的金属材质选中后就不用填写频率/阻抗曲线、热导率,loss tangent?
    * d5 S  i* f  }" Z2 C  r            4、铜为导体,应该不存在Er值,但为什么不能填写0,要填写多少合适?
    8 p5 A& j4 i2 h: G            5、选用的PP片假如由多片组成,Er值怎么算,厚度是直接将两片理论厚度叠加的厚度吗?9 s- n; j# g) x* l, D
    呵呵,麻烦李老师了,方便的话,有没有贵司关于这部分的文档介绍共享下。
    # K5 u7 {; V# o2 H: s* J* o$ \9 q4 }- V) l

    01.png (75.82 KB, 下载次数: 46)

    01.png

    02.png (41.97 KB, 下载次数: 21)

    02.png

    该用户从未签到

    134#
     楼主| 发表于 2012-12-8 11:51 | 只看该作者
    李泽尚 发表于 2012-12-8 09:04
    % h5 Q' ^7 C9 f) }8 `. h看到mentor里CES中可以对叠层设计,还可以算阻抗,但是弄来弄去不是太明白,请求指点啊。$ @; M9 ^' @  d" K4 B: N
    附件如下图:$ E9 @8 g( n5 {9 t- z$ s, W
    " R& U) B; ]0 S: ?& j: t& ~
    ...

    5 @7 s  x# b) W5 |1.每一层的命名都可以修改,在Layer name 栏直接修改就可以。1 s5 d4 _4 n* \0 _6 o

    4 I# Z) _5 B5 I  E2.一般情况,厂家会根据要求使得最终金属的厚度和设置一致,应该是“铜皮厚度-腐蚀+电镀”后的厚度,一般也会有一些误差。4 j0 V$ ]4 T( f6 w$ V" V  _  G& K! n( U
    & E5 K' `: v6 S& o$ r5 Y- u# L
    3.是的,一般PCB默认的金属材料铜,铜的热导率227左右是固定的,如果像MCM设计中用到金或者钯银等金属材料则需要更改这些参数;损耗包含铜损和介质损耗,所以除了金属层外,还跟介质层有关系。对于PCB设计,你只需要选择合适的材料就可以了。$ h5 U' c5 }4 ^! A9 B  ~3 }% ]

    & A' @8 M# M& W: `# t% i4.Er是个相对值,所以应该填1,但考虑到即使金属层,在压合时金属周围也充满了介质,而且介质所占的比例通常大于金属,所以用介质的Er也是可以的。; n( j7 E* M& n! G/ x
    6 _# _  }& i4 f1 f: i
    5.如果PP是采用多片叠压,而且材质不同,厚度可直接相加,Er则需要根据比例进行加权计算,这个厂家会帮你算好的。' @+ [2 C# u5 h& T: N& ]) ], y: g
    FR4本身也是混合物,主要由树脂和玻璃纤维构成,树脂的Er为3.5左右,而玻璃纤维为7左右,当玻璃纤维含量增加时,Er则会增加,反之亦然。这也是我们看到很多类型的PP,其Er值不一样,对照它们玻璃纤维和树脂的含量就可以看出来了。( h% i" d# m; e9 s
    & u, {# C. U* Z: k8 Q
    问题很好,希望也能给更多人帮助。" l3 ]; @, _' `% ?
    * `9 l5 `! k. c" O. F+ [
    我目前还没有标准的文档,只是根据自己以前的一些工作经验作答。
    . m4 R- d6 o) m- {( ^# F6 ]

    该用户从未签到

    135#
    发表于 2012-12-8 12:00 | 只看该作者
    不知道是否适合自己,我用的是EE07
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-6-7 06:24 , Processed in 0.078125 second(s), 22 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表