《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

li_suny · 发表于 2012-10-8 15:31

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

鉴于本帖回帖数过多，查找不便，为方便讨论，本帖已关闭，任何技术问题，欢迎在本版另外发帖讨论！

mentor市面上的参考书籍确实很少，这确实在一定程度上影响的Mentor工具的使用。

《SiP系统级封装设计与仿真-Mentor Expedition Enterprise Flow高级应用指南》是一本以SiP（System in Package）技术为基础编写的，其所有的功能都是在EE 7.9.2~EE7.9.3设计平台中实现。其设计流程和PCB一样，包括：元器件建库、原理图设计、布局布线、规则设置、设计检查、生产数据输出等基本和PCB相同，PCB设计师可以参考相关章节。

当然，这是一本PCB设计的提高书籍，除了PCB设计之外，本书对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip）及重分布层（RDL）、埋入式无源元件（Embedded Passive Component）、参数化射频电路（RF）、多版图项目管理、多人实时协同设计（Xtreme）、3D实时DRC等最新的设计技术及方法做了阐述。

如果想提高PCB设计技术，了解除了PCB之外更多新的相关设计技术，可以参考一下这本书。

zhongyiwaiting · 发表于 2012-10-9 16:21

本帖最后由 zhongyiwaiting 于 2012-10-9 16:34 编辑

LZ是AcconSys公司的李扬工程师?

希望EDA软件供应商的代理商的精英来EDA365论坛论道!
希望EDA软件官方积极参与进来!
希望EDA365论坛是EDA软件官方与民间江湖人士的交流的平台!
促进中国PCB Layout事业的提高和繁荣!
也希望大家(不论官方与民间江湖人士)珍惜和爱护及支持EDA365论坛!

li_suny · 发表于 2012-10-16 13:15

richardhjc 发表于 2012-10-16 08:54 * h9 B; h+ g! h
明白了，那也许是原理图用DC设计的，所以无法同步的关系。谢谢。
) o2 L& y5 M# \7 A6 K+ N0 X" f7 N9 W另外请教一下，EE中有没有方便的方法 ...

布线设置里有prevent loops,DRC检查里也有相关选项,可配合使用

li_suny · 发表于 2012-10-14 20:36

回复15楼。

谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。
DxDesigner无法打开design capture的设计，需要转换，开始菜单 > 所有菜单 > Mentor Graphics SDD > Translators > DC2DX Translator，可以试一下。
顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
正常应该是在布线模式下看得到，不知你用了何种方法看到的？
display太多选项，不小心选择了minus display后，无法恢复到以前的。%
最好保存显示设置Save Scheme，也方便以后调用。
layer的颜色层指定后，不知为何有时候自己改变。
有可能是Display Scheme变化造成的，调用自己保存的Scheme即可。
还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
这个功能目前确实没有哦
然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。
Desing capture不太熟悉，我接触的时候基本就是DX了。

zhongyiwaiting · 发表于 2012-10-12 09:07

本帖最后由 zhongyiwaiting 于 2012-10-12 09:19 编辑

li_suny 发表于 2012-10-11 22:55
4 r6 J0 j" Z; w9 Y那有可能这个数据是RE的数据。+ N; L% \: l |3 m* M/ w

5 d/ [/ E2 {; `环境变量里设置MGC_ALLOW_EXPPCB_ON_RE_DB=1即可用Expedition工具打开 ...

回复:
如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流程了。


      比较倾向OrCAD Capture+Expedition的Netlist流程,主要是OrCAD Capture的易用性和画原理图的美观性,但OrCAD Capture与Expedition的关联性不如PADS Logic+PADS Layout之间的关联性亲密.
   而DX+Expedition的流程中的DX画原理图就非常差强人意,在论坛上看到DX是MentorGraphics官方主推的PCB Layout前端电路原理图绘制工具,这就是EE2007之后的软件是DX+Expedition Flow,没有DC+Expedition Flow,而DC画原理图就比DX美观多多.不管是MentorGraphics官方的何种意图和战略目的,从某种意义上讲,MentorGraphics官方绑架了Expedition,""强奸""了用户的民意.
   刚装上EE7.9.2,只看了LM工具,有改进:Hole的形状都包括,相应的热焊盘的形状也都有了.既然MentorGraphics官方主推DX+Expedition Flow,那MentorGraphics还有很多工作要做,让EDA软件易用和深入人心.我当初看上Expedition,就是看了Expedition的视频,被她布线的灵巧性和行云流水般的艺术感所诱惑.有人说

CB Layout是一门艺术,只是时下的功利性, PCB Layout难......
当初,PowerPCB(PADS)俘获了很多Layout人的心,但目前的PADS实质性的改进不大,在PCB封装创建应把MentorGraphics EE的LM工具关于Hole的形状和热焊盘的形状的改进应用到PADS上,做到与时俱进!另外PADS的布线工具也应予以改进:减少人工工作量!

zhongyiwaiting · 发表于 2012-10-8 17:29

本帖最后由 zhongyiwaiting 于 2012-10-8 17:30 编辑

希望李扬先生编写一本书:以Dx-EXpedition流程,以工程项目为实例进行编写!
期待中......
持人民币待购!!!

zhongyiwaiting · 发表于 2012-10-8 17:05

本帖最后由 zhongyiwaiting 于 2012-10-8 19:44 编辑

顶起!
看目录,这本书应该是侧重IC版图设计的吧!

SEE:http://www.tushucheng.com/book/3083082.html

内容提要：
李扬、刘杨编著的《SiP系统级封装设计与仿真——高级应用指南》介绍了SiP系统级封装的发展历程，以及当今最热门的SiP技术，并对SiP技术的发展方向进行了预测。
本书重点基于Mentor Expedition Enterprise Flow设计平台，介绍了SiP设计与仿真的全流程。特别对键合线(wire Bonding)、芯片堆叠(Die Stacks)、腔体(Cavity)、倒装焊(Flip Chip)及重分布层(RDL)、埋入式无源元件(Embedded Passive Component)、参数化射频电路(RF)、多版图项目管理、多人实时协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。在本书的最后一章介绍了SiP仿真技术，并通过实例阐述了SiP的仿真方法。
《SiP系统级封装设计与仿真——高级应用指南》适合SiP设计用户、封装及MCM设计用户，PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。目录：
第1章　Mentor公司SiP设计仿真平台
1.1　从Package到SiP的发展
1.2　Mentor公司SiP技术的发展
1.3　Mentor SiP设计与仿真平台
1.3.1　平台简介
1.3.2　原理图输入
1.3.3　系统设计协同
1.3.4　SiP版图设计
1.3.5　信号完整性和电源完整性仿真
1.3.6　热分析仿真
1.3.7　Mentor SiP设计仿真平台的优势和先进性
1.4　在Mentor SiP平台中完成的项目介绍
第2章　封装基础知识
2.1　封装的定义与功能
2.2　封装技术的演变与发展
2.3　SiP及其相关技术
2.3.1　SiP技术的出现
2.3.2　SoC与SiP
2.3.3　SiP相关的技术
2.4　封装市场发展
2.5　封装厂家
2.5.1　传统封装厂家
2.5.2　不同领域的SiP封装企业
2.6　裸芯片提供商
第3章　SiP生产流程
3.1　BGA—主流的SiP封装形式
3.2　SiP 封装生产流程
3.3　SiP封装的三要素
第4章　新兴封装技术
4.1　TSV（硅通孔）技术
4.1.1　TSV介绍
4.1.2　TSV技术特点
4.1.3　TSV的应用领域和前景
4.2　IPD（Integrated Passive Device）技术
4.2.1　IPD介绍
4.2.2　IPD的优势
4.3　PoP（Package on Package）技术
4.3.1　3D SiP的局限性
4.3.2　PoP的应用
4.3.3　PoP设计的重点
4.4　代表电子产品（苹果A4处理器）
第5章　SiP设计与仿真流程
5.1　SiP的设计与仿真流程
5.2　Mentor环境中的设计与仿真流程
5.2.1　库的建立
5.2.2　原理图设计
5.2.3　版图设计
5.2.4　设计仿真
第6章　中心库的建立及管理
6.1　中心库的结构
6.2　Dashboard介绍
6.3　原理图符号库的建立
6.4　裸芯片Cell库的建立
6.4.1　创建裸芯片Padstack
6.4.2　创建裸芯片Cell
6.5　BGA Cell库的建立
6.5.1　创建BGA Padstack
6.5.2　手工创建BGA Cell
6.5.3　使用Die Wizard创建BGA Cell
6.5.4　LP Wizard专业建库工具
6.6　Part库的建立
6.7　通过Part创建Cell
第7章　原理图输入
7.1　网表输入
7.2　基本原理图输入
7.2.1　启动DxDesigner
7.2.2　新建项目
7.2.3　设计检查
7.2.4　设计规则设置
7.2.5　设计打包Package
7.2.6　输出Partlist
7.2.7　原理图中文输入
7.2.8　进入版图设计环境
7.3　基于DxDataBook的原理图输入
7.3.1　DxDataBook介绍
7.3.2　DxDataBook使用
7.3.3　元器件属性的校验和更新
第8章　多版图项目管理与原理图多人协同设计
8.1　多版图项目管理
8.1.1　SiP与PCB协同设计的需求
8.1.2　多版图项目设计流程
8.2　原理图多人协同设计
8.2.1　协同设计的思路
8.2.2　原理图多人协同设计的操作方法
第9章　版图的创建与设置
9.1　创建版图模板
9.1.1　版图模板定义
9.1.2　创建SiP版图模板
9.2　创建版图项目
9.2.1　创建SiP项目
9.2.2　进入版图设计环境
9.3　版图相关设置与操作
9.3.1　版图License控制介绍
9.3.2　鼠标操作方法
9.3.3　三种常用操作模式
9.3.4　显示控制 Display Control
9.3.5　编辑控制 Editor Control
9.3.6　参数设置 Setup Parameters
9.4　版图布局
9.4.1　元器件布局
9.4.2　网络自动优化
9.5　版图中直接查看原理图-eDxD View
9.6　版图中文输入
第10章　约束规则管理
10.1　CES约束编辑系统
10.2　方案Scheme
10.2.1　创建方案Scheme
10.2.2　在版图设计中应用Scheme
10.3　定义基板的层叠及其物理参数
10.4　网络类规则 Net Class
10.4.1　创建网络类并指定网络到网络类
10.4.2　定义网络类规则
10.5　间距规则 Clearance
10.5.1　间距规则的创建与设置
10.5.2　通用间距规则
10.5.3　网络类到网络类间距规则
10.6　约束类 Constraint Class
10.6.1　新建约束类并指定网络到约束类
10.6.2　电气约束分类
10.6.3　编辑约束组
10.7　CES和版图数据交互
第11章　Wire Bonding设计
11.1　Wire Bonding概述
11.2　Bond Wire 模型
11.2.1　Bond Wire模型定义
11.2.2　Bond Wire模型参数
11.3　Wire Bonding工具栏及其应用
11.3.1　手动添加Bond Wire
11.3.2　移动及旋转Bond Pad
11.3.3　自动添加Bond Wire及Power Ring
11.3.4　Bond Wire规则设置
11.3.5　实时Bond Wire编辑器Wire Model Editor
第12章　腔体及芯片堆叠设计
12.1　腔体Cavity
12.1.1　腔体的定义
12.1.2　腔体的创建
12.1.3　将芯片放置到腔体中
12.1.4　在腔体中键合
12.1.5　埋入式腔体设计及将分立器件埋入基板
12.2　芯片堆叠
12.2.1　芯片堆叠的概念
12.2.2　芯片堆叠的创建
12.2.3　并排堆叠芯片
12.2.4　调整堆叠中芯片的相对位置
12.2.5　芯片堆叠的键合
第13章　FlipChip及RDL设计
13.1　FlipChip的概念及特点
13.2　RDL的概念
13.3　RDL设计
13.3.1　Bare Die及RDL库的建立
13.3.2　RDL原理图设计
13.3.3　RDL版图设计
13.4　FlipChip设计
13.4.1　FlipChip原理图设计
13.4.2　FlipChip版图设计
第14章　布线与敷铜
14.1　布线
14.1.1　布线综述
14.1.2　手工布线
14.1.3　Plow布线模式
14.1.4　Gloss平滑模式
14.1.5　固定Fix和锁定Lock
14.1.6　层的切换
14.1.7　移动导线和过孔
14.1.8　电路复制
14.1.9　半自动布线
14.1.10　自动布线
14.1.11　差分对布线
14.1.12　长度控制布线
14.2　敷铜
14.2.1　敷铜定义
14.2.2　敷铜设置
14.2.3　绘制敷铜形状
14.2.4　修改敷铜形状
14.2.5　生成负片敷铜
14.2.6　删除敷铜数据
14.2.7　检验敷铜数据
第15章　埋入式电阻、电容设计
15.1　埋入元器件技术的发展
15.1.1　分立式埋入技术
15.1.2　平面式埋入技术
15.2　埋入式电阻、电容的工艺和材料
15.2.1　埋入式电阻电容的工艺Processes
15.2.2　埋入式电阻、电容的材料Materials
15.2.3　电阻材料的非线性特征
15.3　电阻、电容自动综合
15.3.1　自动综合前的准备
15.3.2　电阻自动综合
15.3.3　电容自动综合
第16章　RF射频电路设计
16.1　RF SiP技术
16.2　Mentor RF设计流程
16.3　RF原理图设计
16.3.1　RF元器件库的配置
......

zhongyiwaiting · 发表于 2012-10-8 17:16

本帖最后由 zhongyiwaiting 于 2012-10-8 17:19 编辑

SEE:http://www.acconsys.com/News/2012/7/7rlzxl9rib.htm

奥肯思公司资深技术工程师李扬先生撰写

《SiP系统级封装设计与仿真-Mentor Expedition Enterprise Flow高级应用指南》一书已经由电子工业出版社正式出版发行。该书由奥肯思公司工程师和用户一起编著。
作者简介：
李扬，毕业于北京航空航天大学，获得航空宇航科学技术硕士学位。曾在中国科学院空间科学与应用研究中心，西门子公司工作，现任奥肯思公司SDD 产品线应用工程师，主要负责SiP、PCB以及系统仿真等软件的技术支持工作,已经参与和指导了国内十多款SiP、MCM、LTCC等项目，在SiP设计领域积累了丰富的经验。
刘杨，毕业于清华大学，获得电子材料与封装技术博士学位、曾在中国科学院微电子研究所工作，现任联想研究院高级研究员，从事智能手机等移动终端系统级封装及小型化技术的开发。
内容简介：
本书案例基于EE7.9.2版本编写，介绍了SiP系统级封装的发展历程，以及当今最热门的SiP技术，并对SiP技术的发展方向进行了预测。本书重点基于Mentor Expedition Enterprise Flow设计仿真平台，介绍了SiP设计与仿真的全流程。特别对键合线（Wire Bonding）、芯片堆叠（Die Stacks）、腔体（Cavity）、倒装焊（Flip Chip及RDL）、埋入式无源器件(Embedded Passive)、参数化射频电路(RF)、多人实时版图协同设计(Xtreme)、3D实时DRC等最新的SiP设计技术及方法做了详细的阐述。
本书适合SiP设计用户、封装设计用户、PCB设计的高级用户，所有对SiP技术感兴趣的设计者和课题领导者，以及寻求系统小型化、低功耗、高性能解决方案的科研工作者。

海龙 · 发表于 2012-10-9 08:48

这本书写的还是比较通俗易懂的，至于一些操作，写的还是稍微简单了些。如果在详细点就好了！还有一些设计上的东西跟印制板生产商的结合度不是很好！不过整体还是不错的！

zxli36 · 发表于 2012-10-9 09:17

顶楼主，一定找一本看看。

li_suny · 发表于 2012-10-9 09:56

zhongyiwaiting 发表于 2012-10-8 17:05 , k( |* o; F3 O# ~8 l" V
顶起!
5 Z' v9 Z/ M; ?& `看目录,这本书应该是侧重IC版图设计的吧!

这本书侧重封装、SiP基板的版图设计，除了键合线、腔体等元素外，和PCB版图设计方法是一致的。

mrain · 发表于 2012-10-9 10:04

顶起，在学习，

果断入手！

li_suny · 发表于 2012-10-9 15:52

谢谢 zhongyiwaiting，海龙，zxli36，mrain 顶贴支持。

SiP技术的发展在某种程度上会取代一部分PCB，尤其对那些高密度、小型化、高性能的PCB设计。

li_suny · 发表于 2012-10-11 09:47

本帖最后由 li_suny 于 2012-10-11 09:49 编辑

zhongyiwaiting 发表于 2012-10-9 16:21 0 h, N6 @2 K+ [! y- s% j
希望EDA软件供应商的代理商的精英来EDA365论坛论道!
2 ]' I6 a+ L; h3 S, G% O 希望EDA软件官方积极参与进来!3 J" g! E: v v! N' z" d
希望EDA365论坛是EDA软件官方与民间江湖人士的交流的平台!
) p' }, D/ M; c' }+ l8 \8 j( r6 ^ 促进中国PCB Layout事业的提高和繁荣!: h5 ] M1 x- M
也希望大家(不论官方与民间江湖人士)珍惜和爱护及支持EDA365论坛!

您说的很有道理，谢谢您的支持！

richardhjc · 发表于 2012-10-11 10:24

为什么用DxDesinger7.9.3打开以前的一个project，会说是：this project cannot be opened because it does not belong to supported flows.

li_suny · 发表于 2012-10-11 22:55

本帖最后由 li_suny 于 2012-10-11 22:58 编辑

richardhjc 发表于 2012-10-11 10:24
8 g* h, F B0 [" a- C为什么用DxDesinger7.9.3打开以前的一个project，会说是：this project cannot be opened because it does ...

那有可能这个数据是RE的数据。

环境变量里设置MGC_ALLOW_EXPPCB_ON_RE_DB=1即可用Expedition工具打开RE数据（和版本也有关），但是注意，这个文件夹里面是没有网表信息的，所以不能进行前标和反标的。

如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流程了。

richardhjc · 发表于 2012-10-12 11:12

谢谢两位的回答。现在发现，以前的原理图是design capture设计的，但是EE7.9.3却没有这个工具，而DxDesigner打开design capture的一直有问题，不知道如何解决。

顺便吐槽一下，EE这么高级的软件，使用上也不是很顺手。当然我是初学者。
比如 plane assignment，布线后看不到，后来是用了别的方法看到的。
display太多选项，不小心选择了minus display后，无法恢复到以前的。
layer的颜色层指定后，不知为何有时候自己改变。
还有比较不爽的是，无法让每个net name显示出来，所以要看net name的时候，要逐一选择。我比较习惯pin上能够显示net name，这样在布局规划的时候，比较直观。
然后desing capture brower，high light whole net，居然不能跨页，模糊搜索也不尽人意，sigh。

richardhjc · 发表于 2012-10-12 11:17

zhongyiwaiting 发表于 2012-10-12 09:07
6 |% @( v+ |' B$ _; t5 ^回复:
' U6 x/ c t; }0 s6 p如果是EE的设计，看是否是EE2005的网表流程，也会有这样的提示。EE2007以后基本不建议使用网表流 ...

PCB需要全局观，需要对电路和EMC的深刻理解，这是布线工具无法做到的。
所以布线工具做得太过复杂，反而不是好事，因为它无法代替人，可是因为复杂，人工介入也变得复杂。

帐号		自动登录	找回密码
密码			注册

《Mentor SiP系统级封装设计与仿真》出版与技术答疑！

EDA365欢迎您登录！

点评

评分

浏览过的版块

推荐内容 /1