找回密码
 注册
关于网站域名变更的通知
收藏本版 (35) |订阅

  FPGA|CPLD论坛 今日: 0|主题: 11266|排名: 23 

推荐主题

Customer_SoC_HW_Overview_Part_1 1人参与 attachment House 2019-4-3 12:26 1 258 yxlk 2019-4-3 15:01
 转——OLTP与OLAP的区别精简总结 1人参与 Taio 2019-4-3 12:19 1 498 kinidrily 2019-4-3 15:01
转——小梅哥和你一起深入学习FPGA之数码管动态扫描  1人参与 Zedd 2019-4-3 13:25 1 489 fanichicl 2019-4-3 15:01
转——【FPGA入门到实战】verilog 状态机描述风格 2人参与 attachment Zedd 2019-4-2 09:40 2 302 dqwuf2008 2019-4-3 13:24
如何通过ARM管理FPGA周边设备 4人参与 wu68aq 2018-12-25 13:35 4 259 llovelove33tw 2019-4-2 16:58
数据采集项目里的一个防真程序(HDL)给大家学习用 1人参与 Ferrya 2019-4-2 08:00 1 450 gaoxings 2019-4-2 16:27
请问VITAL compliant library是什么意思? 大神给予指点,非常感谢!!! 1人参与 Mhza 2019-4-2 11:24 1 295 yxlk 2019-4-2 16:26
转——芯航线FPGA学习套件下载器驱动安装说明 1人参与 Zedd 2019-4-2 13:18 1 488 Demyar 2019-4-2 16:25
转——软核与硬核的优缺点比较  1人参与 Ferrya 2019-4-2 09:50 1 1300 wu68aq 2019-4-2 16:24
FPGA外设的时序约束 1人参与 Ferrya 2019-4-2 11:06 1 286 helendcany 2019-4-2 16:23
 闪存误码根源分析及测试  1人参与 attach_img Ferrya 2019-4-2 13:45 1 294 kinidrily 2019-4-2 16:21
SSD纠错码向LDPC码演变 1人参与 attach_img Diabloa 2019-4-2 10:08 1 357 relchhiclty 2019-4-2 16:20
 转——软核 硬核 固核 1人参与 Ferrya 2019-4-2 09:46 1 327 helendcany 2019-4-2 16:18
请教大神ISE Design Suite 14.6如何在线运行看参数? 1人参与 sunygd 2019-4-2 11:23 1 327 yxlk 2019-4-2 16:18
verilog 基本语法,锁存器产生原因与避免产生锁存器的方法;Modelsim仿真技巧。 1人参与 attachment Zedd 2019-4-2 09:42 1 290 kinidrily 2019-4-2 16:17
转——Quartus II 15.1软件开启代码自动补全功能 1人参与 Zedd 2019-4-2 13:14 1 616 relchhiclty 2019-4-2 16:15
转——【FPGA开源教程连载】第六章 阻塞赋值与非阻塞赋值 1人参与 attachment Zedd 2019-4-2 07:30 1 232 Demyar 2019-4-2 16:15
 ASIC、ASSP、SoC和FPGA到底有何区别?  1人参与 attach_img Diabloa 2019-4-2 10:22 1 342 wu68aq 2019-4-2 16:14
 FPGA工程师技能树 1人参与 attach_img Ferrya 2019-4-2 11:05 1 326 helendcany 2019-4-2 16:14
转——如何选择IP模块 1人参与 Ferrya 2019-4-2 09:48 1 244 yxlk 2019-4-2 16:13
转——【FPGA开源教程连载】第七章 状态机设计实例  1人参与 attachment Zedd 2019-4-2 07:00 1 431 dqwuf2008 2019-4-2 10:13
Verilog小提示 2人参与 Diabloa 2018-11-2 10:32 2 271 dqwuf2008 2019-4-2 09:39
verilog代码规范  2人参与 attachment Zedd 2019-3-8 08:00 2 237 dqwuf2008 2019-4-2 09:18
转——FPGA Verilog中计数器的两种写法对比 2人参与 A-Lin 2019-3-13 10:29 2 350 dqwuf2008 2019-4-2 09:12
FPGA设计之常用Verilog语法 2人参与 Zedd 2019-3-13 10:50 2 276 dqwuf2008 2019-4-2 09:11
下一页 »
还可输入 80 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-29 01:18 , Processed in 0.109375 second(s), 13 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

返回顶部 返回版块